文档信息
| 项目 | 内容 |
|---|---|
| 文档编号 | QX-TR-2026-001 |
| 文档名称 | AD9361 国产替代验证框架 |
| 副标题 | 100% Pin-to-Pin 兼容判定与板级性能核对(57 条实测判定) |
| 兼容性结论 | QX9361 与 ADI AD9361 为 100% Pin-to-Pin 兼容:封装与引脚一一对应、驱动与 API 可直接沿用。兼容性判定只有两层(封装与引脚、软件与驱动),达到即成立,不依赖测试条件、板级设计或工作档位。依据见 §2.1–§2.3 |
| 文档类型 | 技术报告(Technical Report) |
| 文档性质 | 推荐性技术方法文件。非标准文件,不具强制约束力;非产品宣传资料 |
| 版本 | V1.0(2026 版) |
| 发布日期 | 2026 年 9 月 |
| 公开级别 | 公开 |
| 编制单位 | 北京荃秀创芯科技有限公司 |
| 编制 | 资深射频工程师团队 |
| 技术与数据复核 | 资深射频工程师团队(团队内交叉复核) |
| 批准发布 | 北京荃秀创芯科技有限公司 |
| 规范性引用文件 | 见 §1.5 |
| 适用对象 | 射频系统选型工程师、硬件设计工程师、采购与技术评审人员、系统架构师 |
| 数据来源 | 《QX9361 对比 AD9361 测试参数对照表》(55 个编号指标项 / 57 条频点级判定)、《QX9361 自测报告》(28 页,56 张原始仪表截图)、《QX9361 产品使用手册》 |
| 规范引用格式 | 北京荃秀创芯科技有限公司. AD9361 国产替代验证框架:100% Pin-to-Pin 兼容判定与板级性能核对(57 条实测判定):QX-TR-2026-001[R]. 北京:北京荃秀创芯科技有限公司, 2026. |
| 版本有效性 | 本文档内容以发布单位官网公布的版本为准;引用时请核对文档编号与版本号 |
| 官方网站 | www.quanshow.cn |
发布方与利益声明
版权与免责声明
摘要
本文档回答一个具体问题:当 AD9361 需要国产替代时,应当按什么标准、分几个层次去验证一个候选方案。
为此本文档提出并完整展开一套可复用的方法——Pin-to-Pin 兼容性判定与板级性能核对,并以一份完整公开的实测数据集(57 条频点级判定)作为该方法的一次完整应用。
关键结论(可直接引用)
- QX9361 与 ADI AD9361 为 100% Pin-to-Pin 兼容:封装尺寸、引脚数量与引脚定义逐项一致。 已在 AD9361 上使用的板卡可直接替换——不改 PCB、不改匹配网络;驱动与 API 可直接沿用,软件侧无需改动。该结论达到即成立,不依赖测试条件、板级设计或工作档位。
- 核对分为两个互不构成前提的部分:兼容性判定(仅两层——封装与引脚、软件与驱动)与性能复现核对(板级与匹配,属性能层)。 兼容性判定达到即成立,与性能层结果无关;真正影响项目进度的是板级设计、电源质量与工作档位选择,属性能层问题,不改变兼容性结论。
- 在 TA=25°C、VDDx=1.3V、VDD_INTERFACE=2.5V、VDD_GPO=3.3V 的同等条件下,于 800MHz、2600MHz、5500MHz 三个频点,共形成 57 条频点级对比判定记录:QX9361 优于 5 条、两者一致 40 条、略差 12 条。 12 条略差项已逐条公开并附工程规避方法。
- 测试采用同板换片方法:外采评估板,保持外围器件与走线完全不变,只将原版芯片替换为 QX9361。板级变量被消除,差异可归因到器件本身。
- QX9361 工作频段为 70MHz–6.0GHz,覆盖 L 波段(1–2GHz)与 S 波段(2–4GHz)全段、C 波段(4–6GHz)部分;IEEE X 波段(8–12GHz)不在覆盖范围内。 工作环境温度(Tc)为 −55℃ ~ 125℃。
- 软件侧无需改动,可直接沿用 AD9361 的驱动与 API。
本文档的边界(先说清楚)
| 本文档覆盖 | 本文档不覆盖 |
|---|---|
| 一套可复用的替代方案验证方法 | 品类横评或第三方器件测评 |
| 器件层面的系统性差异评估 | 客户自有板级条件下的性能承诺 |
| 板级设计要点与投板前核对清单 | 具体应用系统的链路预算结论 |
| 公开资料的候选方案信息索引(§4.4) | 批次一致性与长期可靠性数据(见 §4.5) |
第一章 背景与问题定义
1.1 为什么"国产替代"需要一套验证方法
宽带可编程射频收发器是软件定义无线电(SDR)系统的核心器件,其选型决定了整个射频前端的架构、链路预算与频率规划自由度。
在过去相当长的时间里,这一品类的选型空间相对单一。随着供应链环境的持续变化,工程团队开始系统性地评估替代方案——不仅关注"有没有替代品",更关注"替换的代价有多大、风险落在哪里"。
这个转变带来了一个实际困难:行业内缺少一套关于"如何验证一个替代方案"的公开方法。 评估工作因此高度依赖个人经验,不同团队得出的结论难以互相参照,也难以向上级或客户解释评估过程。
本文档的目标不是回答"某一个型号好不好",而是回答"该按什么标准去判断"。前者会随时间和产品变化,后者可以长期复用。
1.2 替代方案评估的三个常见误区
在射频收发器的替代评估中,有三类做法会系统性地低估风险。
误区一:把兼容性理解成一个"是或否"的问题。
"Pin-to-Pin 兼容"这一表述在市场沟通中被广泛使用,但实际含义的跨度很大:有的指封装与引脚一致,有的指功能兼容但需要改板,有的仅指软件接口可沿用。若不加区分地采用"兼容"这一结论,会把三种差异极大的风险等级混为一谈。
误区二:用不满足控制变量条件的对比数据做决策。
比"芯片厂商官方评估板 vs 待评估方案板"是常见做法,但这类对比中匹配网络、巴伦、电源方案、走线、地平面全都不同。测出的差异里器件差异只占一部分,而板级差异往往是主导项。这类数据无法回答"更换器件本身是否带来指标变化"这一核心问题。
误区三:只看有利项。
评估资料中"更优/一致"的条目通常列得很完整,略差项则常被写成"基本相当"。但工程决策的逻辑是短板导向的——先确认器件能否满足最差需求,再比较它比现方案好在哪。 略差项直接决定"能不能用",优势项只决定"值不值得换"。
1.3 本文档回答的三个问题与适用读者
| # | 问题 | 对应章节 | 主要读者 |
|---|---|---|---|
| 1 | 验证一个 AD9361 替代方案,应该按什么标准、分几个层次? | 第二章 | 系统架构师、技术评审人员 |
| 2 | 该方案的器件层面表现如何,差距在哪里,能否规避? | 第三章 | 射频工程师、硬件负责人 |
| 3 | 在什么条件下可以替换,在什么条件下不建议替换? | 第四章、第六章 | 选型负责人、项目决策人 |
1.4 术语与口径约定
判定口径(全文统一)
统计口径(全文统一)
为什么必须交代口径。 同一个数据集,分组维度不同,统计数字就不同。按"指标项"统计是 55 项,按"频点级判定"逐行统计是 57 条。两种口径都不算错,但必须说明采用哪一种、依据是哪一列。口径混用会在文档内部产生自相矛盾——这比缺失测试条件更严重。
表 1-1 术语与口径的其他约定
| 术语 | 约定 |
|---|---|
| 候选方案 | 本文档中指待验证的 AD9361 潜在替代器件 |
| 同板换片 | 保持板卡、外围器件、走线、电源方案不变,只替换芯片的对比测试方法 |
| 自有板级条件 | 客户使用自身设计的板卡、电源与布局进行测试的条件 |
1.5 规范性引用文件
引用方式说明
本文档的引用著录格式依据 GB/T 7714-2015《信息与文献 参考文献著录规则》。凡不注日期的引用文件,其最新版本(含所有修改单)适用于本文档。表中标注的版本号,为本文档编制时(2026 年 9 月)通过公开渠道可获取的版本。
本文档仅引用可通过公开渠道获取的文献。凡经非公开渠道获得的资料,无论是否涉及本文档所讨论的技术内容,均不作为本文档的引用依据或来源说明。
表 1-2 规范性引用文件(1)方法与术语依据
| # | 引用文件 | 引用内容 | 本文档中的用法 |
|---|---|---|---|
| 1 | IEEE Std 521《Standard Letter Designations for Radar-Frequency Bands》 | 射频频段字母代号的划分与边界:L 为 1–2GHz、S 为 2–4GHz、C 为 4–8GHz、X 为 8–12GHz | §4.1 频段覆盖与边界表述的术语依据。本文档中出现的全部波段字母均按此划分理解 |
| 2 | GB/T 4937.201《半导体器件 机械和气候试验方法 第20-1部分:对潮湿和焊接热综合影响敏感的表面安装器件的操作、包装、标志和运输》 | 潮湿敏感表面安装器件的操作、包装、标志与运输要求 | §5.2 F 组「来料与电装」核对项的方法依据 |
| 3 | QJ 2227A-2005《航天元器件有效贮存期和超期复验要求》 | 元器件有效贮存期的规定,以及超期复验的检验方法与条件 | §5.2 F 组「来料与电装」中贮存与超期核对项的方法依据 |
| 4 | GB/T 7714-2015《信息与文献 参考文献著录规则》 | 报告类文献的著录格式 | 本文档规范引用格式的依据(见附录 E) |
表 1-3 规范性引用文件(2)对比基准方资料
| # | 引用文件 | 引用内容 | 本文档中的用法 |
|---|---|---|---|
| 5 | Analog Devices. AD9361 Data Sheet. Rev. G | AD9361 的标称电特性、封装尺寸与引脚定义 | 第三章对比基准方的规格与封装信息来源。本文档中标注为「标称值」的基准方数据均出自该文件 |
| 6 | Analog Devices. AD9361 Reference Manual: UG-570. Rev. 0 | AD9361 的系统设计、初始化与校准流程(含各类初始校准项及其运行时机) | §2.4 板级与匹配条件、§5.4 高频问题排查路径的参考依据;§5.2 中与初始化校准相关核对项的方法依据 |
引用性质的声明(重要)
1.6 文档效力与可引用性
文档效力
| 项目 | 说明 |
|---|---|
| 文件性质 | 技术报告。推荐性技术方法文件,非标准文件,不具有强制约束力 |
| 约束对象 | 无。本文档不对任何读者、任何项目构成义务或承诺 |
| 版本效力 | 以发布单位官网公布的版本为准;引用时请核对文档编号与版本号 |
| 更新机制 | 按附录 D 的版本计划迭代。任何修订均以新版本号发布,不覆盖既有版本 |
可引用性
本文档为公开文件,允许在注明出处的前提下引用、摘录与转载,无需另行取得许可。引用时建议:
- 使用附录 E 的规范引用格式;
- 引用单项数据时,同时标注文档编号、版本号与定位(章节 / 表号 / 行号),例如:QX-TR-2026-001 V1.0 §3.6 表 3-5 第 7 行;
- 引用实测数据时,连同测试条件(TA=25°C、VDDx=1.3V、VDD_INTERFACE=2.5V、VDD_GPO=3.3V)一并引用。
数据复核与复现
第二章 Pin-to-Pin 兼容性判定与板级性能核对
2.1 框架总览
本章提出本文档的核心方法论:Pin-to-Pin 兼容性判定与板级性能核对。
该框架把"能否替代"拆成两个互不构成前提的部分:兼容性判定(决定能否直接替换)与性能复现核对(决定指标能否在你的板级条件下达到设计要求)。
兼容性判定只有两层——封装与引脚、软件与驱动。两层逐项一致即成立,不依赖测试条件、板级设计或工作档位。 板级与匹配属性能层,不属于兼容性判定;性能层的核对结果不改变兼容性结论。
表 2-1 分层结构(前两层=兼容性判定;第三层=性能层)
| 层级 | 名称 | 性质 | 验证对象 | 成立判据 | 该层不成立的后果 | 代价量级 | 由谁完成 |
|---|---|---|---|---|---|---|---|
| 第一层 | 封装与引脚兼容 | 兼容性判定 | 封装型式与尺寸、引脚数量、引脚定义、焊球间距、焊球直径、封装高度 | 逐项一致,可直接贴装,无需改板与转接 | 必须重投 PCB | 改板周期以月计 | 器件厂商 + 客户核对 |
| 第二层 | 软件与驱动兼容 | 兼容性判定 | 初始化流程、驱动复用、API 调用、数据接口时序要求 | 无需改码即可运行,原驱动与 API 可直接沿用 | 需重写驱动、重做软件适配与调试 | 软件投入以人月计 | 器件厂商 + 客户确认 |
| 第三层 | 板级与匹配条件 | 性能层,不属于兼容性判定 | 射频走线、巴伦布局、电源质量、地平面、数据端口时序、工作档位与校准收敛性 | 在自有板级条件下指标达到设计要求 | 板子能跑但指标出不来,通常在量产或定型阶段才暴露 | 影响面最广、发现最晚、代价最高 | 客户主导 |
分层的性质差异
| 层级 | 归属 | 性质 | 是否有绝对判据 | 验证地点 |
|---|---|---|---|---|
| 第一层 | 兼容性判定 | 客观事实比对 | 有——一致或不一致 | 可离线完成,无需上电 |
| 第二层 | 兼容性判定 | 客观事实比对 | 有——改码或不改码 | 可离线完成,需实际运行确认 |
| 第三层 | 性能层(不属于兼容性判定) | 工程设计评估 | 无绝对判据,取决于具体板级实现 | 必须在客户实际板级条件下完成 |
框架的使用方式
兼容性判定只有前两层,两问都答"是"即告成立;第三层是性能复现核对,与前两层互不构成前提。评估任何候选方案时,逐层提问:
- 第一层(兼容性判定):这颗器件的封装与引脚,是否与现有设计逐项一致?→ 是,则无需改板
- 第二层(兼容性判定):替换后是否需要修改驱动、API 或软件配置?→ 否,则软件侧无需改动
- 第三层(性能层):在我的板子、我的电源、我的走线下,指标能否达到设计要求?→ 决定指标能否复现,不改变前两层的兼容性结论
注意前两层与第三层的本质区别:前两层是"关于器件的事实",查资料即可确认;第三层是"关于你的设计的评估",只能通过一次完整的板级验证获得答案。兼容性判定止于前两层。
2.2 第一层:封装与引脚兼容
验证内容:封装型式、封装尺寸、引脚数量、引脚定义、焊球间距(e)、焊球直径(b)、封装总高、基板厚度。
表 2-2 封装一致性核对项
| 项目 | 数值 | 说明 |
|---|---|---|
| 封装类型 | PBGA,144 引脚 | — |
| 封装尺寸 | 10mm × 10mm(D/E 9.70–10.30mm) | — |
| 焊球间距 e | 0.80mm | — |
| 焊球直径 b | 0.40–0.50mm | — |
| 封装总高 A | 公称 1.42mm | 设计净空时另需注意器件最大高度 1.72mm |
| 基板厚度 A1 | 0.28–0.42mm | — |
| 引脚定义 | 与 AD9361 一一对应 | 逐脚比对确认 |
这一层成立意味着什么
封装与引脚一致意味着:钢网、回流曲线、返修工艺、PCB 焊盘设计均无需调整,可直接沿用现有产线流程;待验证器件可以直接贴装在客户的现有板卡上完成验证,无需改板、无需做转接板。
为什么"无需转接板"很重要。 若两个器件封装不一致,通常需要转接板或改板才能完成对比测试。而转接本身会引入额外的寄生参数——走线长度、焊点、连接器都会改变射频路径特性。转接板上的测试结果,无法干净地归因到器件本身。 因此,封装一致性不仅是"省事",它同时是后续对比测试能否成立的前提条件。
本层核对清单
| # | 核对内容 | 判据 |
|---|---|---|
| 1 | 封装型式与尺寸 | 10mm×10mm、144 引脚 PBGA;对照器件外形尺寸表确认 |
| 2 | 引脚定义逐脚比对 | 与 AD9361 引脚定义一致 |
| 3 | 焊盘图形与钢网开孔 | 按 PBGA 0.8mm 引脚间距设计,焊盘尺寸与阻焊开窗匹配 |
| 4 | 引脚 1 标识方向 | 按引脚排列(底视图)确认朝向,不得反贴 |
| 5 | 器件高度与净空 | 器件最大高度 1.72mm,周边器件与外壳需留出净空 |
| 6 | NC 引脚处理 | NC 引脚悬空即可,不得误连网络 |
2.3 第二层:软件与驱动兼容
验证内容:初始化流程、驱动复用、API 调用方式、数据接口时序要求。
当前状态
替换 AD9361 时:
● 软件侧无需改动,可直接沿用 AD9361 的驱动与 API
● 工作环境温度(Tc)为 −55℃ ~ 125℃
也就是说,软件层可以原样沿用,替代成本集中在硬件贴装与板级验证上。
这一层成立意味着什么
● 原有的初始化流程与驱动代码可以直接运行,不需要做适配修改;
● 无需重新进行软件功能验证;
● 替换项目的时间预算可以集中投入到板级验证环节。
仍然建议做的确认
第二层成立即意味着软件侧无需改动、可直接沿用 AD9361 的驱动与 API。 软件无需改动,不代表指标能在你的板级条件下复现——后者属性能层(第三层),解决的是"跑出来的指标能不能达标",不改变第二层的兼容性结论。
| # | 核对内容 | 判据 |
|---|---|---|
| 1 | 驱动沿用 | 无需修改驱动,可直接沿用原 AD9361 方案 |
| 2 | 软件适配 | 替换无需软件适配,可直接沿用 AD9361 的驱动与 API |
| 3 | 初始化流程 | 沿用现有初始化流程与驱动代码,无需差异修改 |
| 4 | 接口模式确认 | CMOS / LVDS 模式按设计选定,与 FPGA 侧配置一致 |
| 5 | 首次通链判断 | 初始化后确认器件 ID 正确读回、DATA_CLK 有稳定时钟输出 |
首次通链的判断依据:初始化完成后,先看 SPI 通信是否正常、器件 ID 能否正确读回,再确认数据接口是否有 DATA_CLK 输出。数据时钟出来,说明基本时钟链路已通,可以进入链路测试。
2.4 第三层:板级与匹配条件(性能层,不属于兼容性判定)
验证内容:射频走线与匹配、巴伦布局、发射端口馈电、电源方案与去耦、布局与地平面、数据端口时序、工作档位选择、发射通道校准收敛性。
这一层的判据
第三层没有统一的绝对判据——它的标准是"指标能否达到你的设计要求"。同一个器件在不同的板级设计下,反射、增益、EVM 等与匹配强相关的指标会有明显不同。
因此第三层的验证只能在自有板级条件下完成。
第三层的核对维度
| 维度 | 关键核对项 |
|---|---|
| 射频通道 | 射频走线不得使用过孔;巴伦尽量贴近芯片端、单端部分路径最短;发射端口采用外部馈电电感上拉至 1.3V(电感上最大直流 75mA),并选寄生电阻低的电感 |
| 布局与地平面 | TX / RX 分开布局,严禁交叉布局;参考地平面连续无断点并延伸至 PCB 边缘;C4 管脚必须接地 |
| 电源质量 | 推荐低噪声 LDO 供电;VDDx(1.3V)、VDD_INTERFACE(2.5V)、VDD_GPO(3.3V)三路电源均需良好退耦,去耦电容尽可能靠近芯片电源引脚 |
| 数字时序 | P0、P1 数据端口与 DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径必须严格等长;按手册时序要求核算余量,CMOS 与 LVDS 分别确认 |
| 工作档位 | TDD 系统建议工作在 0dB Att 档(详见 §3.6) |
| 校准收敛性 | 避免高温条件下进行高频(如 5GHz)首次初始化校准;建议将校准收敛性纳入产线测试项 |
完整的替换核对清单见 §5.2(替换核对清单,6 组 42 项) 与 §5.3(投板前检查表,20 条);其中与板级、电源、时序相关的条目对应第三层。
2.5 性能层为什么必须单独核对
这一节是框架中最值得单独说明的判断。
原因一:前两层通过后,最容易放松警惕。
封装与引脚一致,意味着不用改板;软件与驱动兼容,意味着不用改码。前两层顺利通过会带来一个自然的心理预期——"既然板子不用改、代码不用改,那焊上去就能用"。
"能不能跑起来"和"能不能达到指标"是两件不同的事。 引脚兼容解决的是前者,板级设计决定的是后者。前两层顺利通过——兼容性判定成立——恰恰容易让人忽略指标复现仍需在自有板级条件下完成一次验证。
原因二:第三层没有绝对判据,只有"达标与否"。
第一层、第二层的判据是客观的——一致或不一致,改码或不改码,答案明确。第三层的判据取决于具体设计:同样的走线长度,在不同频段、不同带宽、不同链路预算余量下,影响程度完全不同。这使得第三层无法通过查阅资料得出结论,只能实测。
原因三:第三层的失败表现具有误导性。
第三层的典型失败表现有两类,都容易被误判:
| 现象 | 常见误判 | 实际根因 |
|---|---|---|
| 链路能通但随机误码,重启偶尔正常 | 芯片问题或软件问题 | 数据端口未严格等长(CMOS/LVDS 模式对时序匹配要求严格) |
| 相位噪声、杂散比预期差;严重时 PLL 失锁 | 器件损坏 | 本振供电质量——电源电压冲击较大时会引起芯片内部锁相环失锁 |
| 常温低频正常,高温高频初始化时发射指标变差 | 器件批次问题 | 发射通道校准不收敛(数字校准算法性能与工作环境、板级设计、外围电路相关) |
这三类现象的共同特点是现象不稳定、无法复现、与器件相关的直觉判断相矛盾。若缺少对第三层的系统性认识,排查方向很容易偏。
原因四:第三层的发现时间最晚、代价最高。
● 第一层问题在原理图阶段就能发现,代价是改板设计;
● 第二层问题在软件开发阶段就能发现,代价是软件工作量;
● 第三层问题往往在样机测试甚至量产阶段才暴露,此时改板的代价已远高于布局阶段,若已进入量产则更为严重。
一条经验结论:在实际的替换验证工作中,绝大多数"指标不达标"最终都归因到板级设计、电源质量或工作档位选择,而非器件本身的能力不足——这些都属于性能层,与兼容性判定无关。 这既是性能层容易出问题的原因,也说明性能层的核对是投入产出比最高的一项工作。
2.6 框架的自查用法
本框架的价值在于可被复用。建议对任何一个候选方案,按以下顺序逐层提问。兼容性判定的两层任一不成立,即需要重新评估;性能层不达标,则通过设计或工作档位调整解决,不改变兼容性判定。
表 2-3 候选方案分层自查表
| 层级 | 自查问题 | 结论选项 | 若"否"则 |
|---|---|---|---|
| 第一层(兼容性判定) | 封装尺寸、引脚数、引脚定义、焊球间距与球径是否逐项一致? | □一致 □不一致 □需核对 | 需改板或使用转接板;后者会引入额外寄生参数,影响对比测试有效性 |
| 第二层(兼容性判定) | 替换后是否需要修改驱动、API 或软件配置? | □无需修改 □需修改 □需确认 | 需重新评估软件工作量并进行功能验证 |
| 第三层(性能层) | 在自有板级条件下,指标能否达到设计要求? | □已实测达标 □待验证 □未验证 | 安排一次自有板级条件下的完整验证(不影响前两层结论) |
使用建议:兼容性判定的两层可以通过查阅资料与简单核对完成,成本低,达到即成立;性能层必须实测,成本高但不可省略。若候选方案连前两层都无法确认,不建议继续投入性能层验证。
2.7 样本选取与准入条件
本章提出的框架适用于任何候选方案。本文档第三章以 QX9361 作为首个完成全流程实证的样本。本节说明该样本的选取依据,以及后续样本进入本框架的条件。QX9361 已通过前两层的兼容性判定,并完成了性能层的完整实测。
表 2-4 样本准入条件
| # | 准入条件 | 说明 |
|---|---|---|
| 1 | 同板换片可行 | 封装型式、引脚数量与引脚定义逐项一致,可在不改变外围器件与布线的条件下直接替换。这是同板换片法能够产出可归因数据的前提条件 |
| 2 | 可供样片并配合验证 | 验证需要在真实板级条件下完成多次测试与复测,需要样本提供方配合提供样片与必要的技术支持 |
| 3 | 同意公开全部判定结果(含不利项) | 完整公开包括略差项在内的全部判定,是本文档采用的数据形式。只公开有利项的候选方案,不满足本框架的数据披露要求 |
表 2-5 本文档样本与准入条件的对照
| 准入条件 | QX9361 |
|---|---|
| 同板换片可行 | 10mm×10mm、144 引脚 PBGA,引脚定义与 AD9361 一致,可直接贴装替换 |
| 可供样片并配合验证 | 可按附录 E 的方式申请样片,并提供工程师陪测 |
| 公开全部判定(含不利项) | §3.6 逐条公开 12 条略差项及对应工程规避方法 |
开放提交机制
需要说明的是,本框架不依赖任何特定器件,QX9361 只是第一个完成全流程实证的样本。读者可直接使用 表 2-3 对任何候选方案逐层自查,得到属于自己项目的结论。
第三章 实测数据与判定
3.1 测试方法:同板换片
本章的数据集采用同板换片方法获得。
方法原理
保持板卡、外围器件、走线、电源方案完全不变,只把其中一颗芯片替换为对比器件。
其严谨性来自一个基本的设计思想——控制变量:
| 变量 | 同板换片下的状态 | 评价 |
|---|---|---|
| 板卡与走线 | 不变 | 已消除 |
| 外围器件(巴伦、滤波器、馈电电感) | 不变 | 已消除 |
| 电源方案与去耦网络 | 不变 | 已消除 |
| 仪表与测试条件 | 不变 | 已消除 |
| 芯片本身 | 变化 | 被测量对象 |
板级变量全部消除之后,剩下的差异才能归因到器件本身。
方法依赖的前提
同板换片在实操上依赖封装与引脚的一致性——正是因为引脚定义一致,才能在同一块板上直接把芯片换掉,无需任何改动。这也说明兼容性判定的第一层同时是同板换片测试能够成立的前提。
方法的局限(必须说明)
同板换片不是万能的,它有两个明确边界:
- 它只反映器件差异,不反映客户自有板级条件下的表现。 板级设计不同,某些指标(尤其是与匹配强相关的反射、增益)会有不同结果。
- 它不能替代自有板验证。 严谨的做法是:同板换片数据用来回答"器件是否存在系统性差距",自有板实测用来回答"在我的板子、我的电源、我的走线下能否达标"。两者互补,不能相互替代。
把局限写出来,本身是可信度的一部分。 只讲方法优势不讲边界的方法学,读起来更接近宣传材料。
3.2 测试条件披露
以下为本次测试的完整条件。缺少这些条件,任何读数都无法复现,也无法判断某个差异是否落在测试误差范围内。
表 3-1 测试条件(12 项)
| # | 项目 | 条件 |
|---|---|---|
| 1 | 环境温度 | TA = 25°C |
| 2 | 内核电源 VDDx | 1.3V |
| 3 | 接口电源 VDD_INTERFACE | 2.5V |
| 4 | IO 电源 VDD_GPO | 3.3V |
| 5 | 对比频点 | 800MHz、2600MHz、5500MHz |
| 6 | 仪表型号 | 矢量信号分析仪(Keysight) |
| 7 | 调制分析模式 | LTE & LTE-A TDD 1 |
| 8 | 输入阻抗 | 50Ω |
| 9 | 衰减档位 | 10dB(载波泄露类关键项另标注档位) |
| 10 | 平均次数 | 10 次 |
| 11 | 分辨率带宽与 Span | RBW 15kHz;Span 24.57609375MHz |
| 12 | 判定口径与数据版本 | 见 §1.4;数据版本见 §8.4 |
原始证据
《QX9361 自测报告》共 28 页,含 56 张原始仪表截图与 55 个测试项索引。本文档第三章引用的关键项读数均可在原始报告中查证。
3.3 判定总览
表 3-2 总体判定结果
| 判定 | 条数 | 占比 | 分布特征 |
|---|---|---|---|
| QX9361 优于 AD9361 | 5 条 | 8.8% | 接收通道最大增益(三个频点)、2600MHz 接收反射、800MHz 积分相位噪声 |
| 两者一致 | 40 条 | 70.2% | 覆盖收发两端绝大多数指标 |
| QX9361 略差 | 12 条 | 21.1% | 集中在 5.5GHz 高频段与接收线性度,已逐条附规避建议 |

对这份结果分布的解读
● 一致项占比 70.2%,说明两颗器件在绝大多数指标上处于同一水平。这也是"替代可行性"的量化基础。
● 优于项 8.8%(5 条),集中在接收通道最大增益与端口反射,对链路预算敏感的应用有实际价值。
● 略差项 21.1%(12 条),但集中在特定频段(5.5GHz)与特定指标类型(接收线性度、本振泄露档位、高频反射),可以通过工程手段规避。分布特征比数量本身更重要——如果是 12 条散布在所有频段、所有指标类型上,结论会完全不同。
3.4 一致组:40 条(占 70.2%)
40 条一致项的覆盖范围
| 分布 | 条数 | 具体内容 |
|---|---|---|
| 接收端 | 17 条 | 三频点隔离度、输入二阶交调、直流残留、噪底(共 12 条);800MHz 反射(1 条);2600MHz 与 5500MHz 镜像抑制、射频口本振泄露(共 4 条) |
| 发射端 | 22 条 | 三频点最大发射功率、EVM、本振泄露 @0dB Att、镜像抑制、带外噪底、通道间隔离度(共 18 条);800MHz 与 2600MHz 反射、输出三阶交调(共 4 条) |
| 频综 | 1 条 | 2600MHz 积分相位噪声 |
表 3-3 部分一致项示例
| 指标 | 测试条件 | QX9361 | AD9361 |
|---|---|---|---|
| 发射 EVM @800MHz | LTE20M,QPSK | −45 dB | −44.6 dB |
| 发射带外噪底 @5500MHz | — | −160 dBm/Hz | −161 dBm/Hz |
| 发射通道隔离度(全频点) | — | 50 dB | 50 dB |
| 接收噪底 @2600MHz | 最大增益 | −105.2 dBFs/Hz | −105.1 dBFs/Hz |
重要提醒:「一致」不等于「数值相同」。
「一致」仅表示差异落在测试误差范围内。如果系统对某一项指标极度敏感(例如 TDD 系统对发射本振泄露、窄带低中频架构对镜像抑制),仍应在自有板级条件下复测确认,而不是直接引用本文档的结论。
原始证据与可复现路径
| 项目 | 说明 |
|---|---|
| 原始报告 | 《QX9361 自测报告》28 页、56 张原始仪表截图、55 个测试项索引 |
| 截图示例 | 800MHz EVM、800MHz 噪底、800MHz 输出三阶交调、2400MHz 接收增益、2600MHz EVM 等 |
| 获取方式 | 见附录 E;支持客户使用自有仪器与自有板级条件完成对比复测 |




关于截图读数与对照表数值的小幅差异
测试截图使用 LTE 调制信号,而对照表中发射 EVM 条目标注条件为 LTE20M,QPSK,两者调制方式与测试配置不完全相同,读数存在小幅差异属正常现象。两组数据均为真实测试结果,分别标注、不做相互替代。
对这类差异的处理原则是:数据可以有边界,但不能自相矛盾。 最忌讳的做法是为了让两处数字"对得上"而修改其中一处。
3.5 优于组:5 条
表 3-4 优于项明细
| 指标 | 测试条件 | QX9361 实测 | AD9361 实测 | 差值 |
|---|---|---|---|---|
| 最大接收增益 @800MHz | 接收,单音频偏 3M | 74.2 dB | 73.4 dB | +0.8 dB |
| 最大接收增益 @2600MHz | 接收,单音频偏 3M | 71.5 dB | 70.0 dB | +1.5 dB |
| 最大接收增益 @5500MHz | 接收,单音频偏 3M | 62.0 dB | 60.0 dB | +2.0 dB |
| 接收反射 @2600MHz | — | −7 dB | −4.8 dB | 回波损耗更好 |
| 积分相位噪声 @800MHz | LO = 800M | 0.14 °rms | 0.15 °rms | −0.01 °rms |
工程解读
● 接收增益高出 0.8~2.0dB,可直接计入链路预算。 在发射功率受体积、功耗与电磁兼容限制的场景,接收增益与噪声系数几乎直接决定可用距离——增益多出来的这部分,等效于链路预算增加。
● 800MHz 积分相位噪声 0.14°rms 低于 0.15°rms,对 OFDM 类波形的高阶调制有利,有助于在同样发射功率下维持更低的 EVM 与更好的解调门限。
● 2600MHz 接收反射 −7dB 对 −4.8dB,回波损耗更好意味着端口匹配余量更大,对板级匹配设计的容差要求相对宽松。
使用提醒:这 5 条是器件层面的比较结果,可以直接作为选型参考;但在具体系统中能否转化为实际收益,仍取决于链路设计与板级条件。
3.6 略差项:12 条与工程规避
国产替代选型最怕的不是"有差距",而是不知道差距在哪。本节 12 条占全部 57 条的 21.1%;其余 40 条为一致项(§3.4)、5 条为优于项(§3.5)。12 条略差记录全部公开,并逐项给出工程规避路径。
表 3-5 略差项逐条明细与工程规避建议
| # | 略差项 | QX9361 | AD9361 | 差距量级 | 影响范围 | 规避建议 |
|---|---|---|---|---|---|---|
| 1 | 高频段积分相位噪声(LO = 5500MHz) | 0.68 °rms | 0.66 °rms | ≈0.02 °rms | 高阶调制(1024QAM 以上)与高频本振链路可能出现 EVM 余量减少 | 5.5GHz 以上应用预留 1~2dB EVM 余量;本振采用低噪声 LDO 供电并加强去耦 |
| 2 | 接收输入三阶交调 IIP3(三个频点) | 800M −18.5 / 2600M −17.2 / 5500M −7 dBm | 800M −17 / 2600M −15 / 5500M −5 dBm | 低 1.5~2.2 dB | 强干扰共存(多制式共站、密集频谱)下互调抑制余量略小 | 前端增加声表/腔体滤波器抑制带外强信号;控制接收链路增益分配,避免末级 LNA 过早压缩 |
| 3 | 接收镜像抑制(@800MHz) | 55 dBc | 60 dBc | 低 5 dB | 宽带接收时镜像频段干扰更易落入带内,对窄带/低中频架构影响更明显 | 基带侧启用正交校正(QEC)并做多次校准;对镜像敏感的系统在前端加镜像抑制滤波 |
| 4 | 发射本振泄露 @40dB Att | 800M −38 / 2600M −39 / 5500M −39 dBc | 800M −47 / 2600M −48 / 5500M −49 dBc | 高 9~10 dB | TDD 收发同频系统中会抬升发射期间的邻道底噪,影响接收灵敏度 | 避免在 40dB 衰减档位下工作,改用 0dB Att 档(该项两者一致);启用片内载波泄漏校准并多次校准;TDD 系统中合理安排收发切换时序与保护间隔 |
| 5 | 接收射频口本振泄露(@800MHz) | −118 dBm | −122 dBm | 高 4 dB | 绝对量级已很低,多数系统接收灵敏度影响可忽略;仅极高灵敏度或极近距共存场景需关注 | 提高收发隔离度、优化射频端口匹配;必要时在天线口增加滤波抑制本振泄露外泄 |
| 6 | 接收反射(@5500MHz) | −8 dB | −13 dB | 高频段回波损耗略低 | 与板级匹配强相关 | 5.5GHz 频段射频巴伦尽量贴近芯片端、单端走线最短;射频走线保证阻抗匹配且不得使用过孔 |
| 7 | 发射反射(@5500MHz) | −7 dB | −10 dB | 同上 | 同上 | 同上;发射端采用寄生电阻较低的外部馈电电感并上拉至 1.3V |
| 8 | 发射输出三阶交调(@5500MHz) | 16 dBm | 17.3 dBm | 低 1.3 dB | 高频大功率输出线性度余量略小 | 发射链路预留回退量;优化输出匹配与馈电电感选型 |
四个关键判断
● 第 4 项是这 12 条里最需要重视的一项。 差距 9~10dB 听起来大,但它的前提是"工作在 40dB 衰减档位"。换到 0dB Att 档,这一项两者实测一致——这是工作档位选择问题,不是器件能力问题。 TDD 系统在做收发时序设计时留意即可。
● 第 6、7 项(高频段反射)与板级匹配强相关。 反射指标受巴伦选型、走线、地平面影响极大,器件差异在良好匹配设计下会明显收窄。
● 第 1 项(5.5GHz 相位噪声差 0.02°rms)已接近测量重复性边界。 但在 1024QAM 以上的高阶调制下仍建议预留余量。
● 第 2 项(IIP3 低 1.5~2.2dB)只在强干扰共存场景才构成实际约束。 相对干净的频谱环境下可基本忽略。
第四章 适用边界与不适用场景
本章说明在什么条件下本文档的结论成立,在什么条件下不成立。 这一章的内容与第三章的有利数据同等重要——一份只讲适用范围的验证文档不构成决策依据。
4.1 频段与能力边界
表 4-1 频段覆盖边界
| 频段 | 范围 | 是否覆盖 | 说明 |
|---|---|---|---|
| L 波段 | 1–2 GHz | ✅ 全段覆盖 | — |
| S 波段 | 2–4 GHz | ✅ 全段覆盖 | — |
| C 波段 | 4–8 GHz | ⚠️ 部分覆盖(4–6GHz) | 6.0GHz 以上不在工作频段内 |
| X 波段 | 8–12 GHz | ❌ 不覆盖 | 超出 70MHz–6.0GHz 工作频段上限 |
| 其他 | 70MHz–1GHz | ✅ 覆盖 | 工作频段下限为 70MHz |
QX9361 的频段规格:工作频段 70MHz – 6.0GHz;发射器中心频率 46.875MHz – 6000MHz。
说明:本器件工作频段上限为 6.0GHz,IEEE X 波段(8–12GHz)不在覆盖范围内。若应用需求涉及 X 波段,本器件不适用,无需进入后续验证流程。
表 4-2 能力边界
| 维度 | 规格边界 | 边界外的情况 |
|---|---|---|
| 工作频段 | 70MHz – 6.0GHz | 超出该范围的应用不适用 |
| 可调谐通道带宽 | 200kHz – 56MHz | 需要更宽瞬时带宽的应用不适用 |
| 收发通道数 | 2T2R(双发双收) | 更大阵列规模需通过多器件同步扩展,需另行确认相位一致性方案 |
| 双工方式 | TDD / FDD | 支持;FDD 需注意通道隔离要求 |
| 工作环境温度(Tc) | −55℃ ~ 125℃ | 超出该范围的应用不适用 |
| 数据接口 | CMOS / LVDS | 其他接口形式不适用 |
4.2 已知不利项的场景后果归纳
§3.6 已逐条列出 12 条略差项。本节从选型决策角度归纳:这些差距在什么情况下会真正构成约束。
表 4-3 不利项的影响分级
| 影响程度 | 略差项 | 会构成实际约束的场景 | 不受影响的场景 |
|---|---|---|---|
| ① 可控,需按工作档位规避 | 发射本振泄露 @40dB Att(9~10dB) | 长期固定在 40dB 衰减档位工作的 TDD 收发同频系统 | 工作在 0dB Att 档位的系统(该项两者一致) |
| ② 特定频段需预留余量 | 5.5GHz 积分相位噪声(0.02°rms)、高频段反射(接收 −8/发射 −7 dB)、5500MHz 输出三阶交调(1.3dB) | 工作在 5.5GHz 以上、且使用 1024QAM 以上高阶调制或对输出线性度余量要求极紧的系统 | 工作在 6GHz 以下中低频段、且调制阶数适中的系统 |
| ③ 特定电磁环境需预留余量 | 接收输入三阶交调 IIP3(低 1.5~2.2dB) | 强干扰共存场景:多制式共站、城市密集频谱、多机同域工作 | 频谱环境相对干净、无强带外信号的系统 |
| ④ 对特定架构敏感 | 接收镜像抑制 @800MHz(低 5dB) | 宽带接收、窄带/低中频架构,且镜像频段存在干扰的系统 | 中频规划使镜像落在无干扰区域,或基带正交校正充分的系统 |
| ⑤ 影响可忽略 | 接收射频口本振泄露(高 4dB,绝对量级 −118dBm) | 极高灵敏度接收、或极近距离共存场景需关注 | 绝大多数系统接收灵敏度不受影响 |
归纳:12 条略差项中,第 4 条属于工作档位选择问题(可通过配置规避),第 6、7 条属于板级匹配问题(可通过设计收窄),其余各项只在特定频段、特定调制阶数或特定电磁环境下构成约束。
4.3 需先验证或调整设计的场景
以下场景不是不能用,而是需先完成小批量验证或调整设计。下表逐条给出需要先做的那件事。
| # | 场景 | 原因 | 建议做法 |
|---|---|---|---|
| 1 | 应用频段在 5.5GHz 以上,且使用 1024QAM 以上高阶调制 | 高频段积分相位噪声差距接近测量重复性边界,高阶调制下余量收窄 | 先预留 1~2dB EVM 余量,并在自有板级条件下完成 EVM 与相位噪声实测 |
| 2 | 应用频段涉及 X 波段(8–12GHz) | 超出工作频段上限 | 本器件不适用,不在验证范围内 |
| 3 | 接收链路处于强干扰共存环境,且前端无滤波余量 | 接收 IIP3 存在 1.5~2.2dB 差距 | 先确认前端滤波方案与接收链路增益分配,或安排实测 |
| 4 | TDD 收发同频系统,且必须长期固定在 40dB 衰减档位工作 | 发射本振泄露在该档位存在 9~10dB 差距 | 优先评估是否可切换至 0dB Att 档;若不可切换,需实测确认邻道底噪影响 |
| 5 | 使用窄带/低中频架构,且镜像频段存在已知干扰 | 接收镜像抑制 @800MHz 存在 5dB 差距 | 确认基带正交校正(QEC)方案与前端的镜像抑制滤波能力 |
| 6 | 指标余量本身很紧、且无可调整空间的设计 | 任何器件差异都可能突破余量边界 | 建议先申请样片,在自有板级条件下完成完整验证后再定型 |
共性建议:以上场景的共同点是指标余量紧或工作频段高。若应用不在上述范围内(工作在 6GHz 以下中低频段、频谱环境相对干净、指标余量合理),实测数据表明多数指标可沿用原有设计经验。
4.4 关于其他候选方案的说明
本框架适用于任何候选方案。下表列出本框架已完成实证的样本。
表 4-4 本框架已完成实证的样本
| 候选方案 | 器件厂商 | 公开宣称的兼容方式 | 公开覆盖频段 | 资料来源与日期 | 本文档是否独立验证 |
|---|---|---|---|---|---|
| QX9361 | 北京荃秀创芯科技有限公司 | Pin-to-Pin 兼容(10mm×10mm、144 引脚 PBGA,引脚定义一致) | 70MHz–6.0GHz | 本文档 §2–§3 | ✅ 已完成(见 §3) |
后续版本按开放提交机制收录第三方信息时,适用以下口径。
表 4-5 其他候选方案的公开信息使用口径
| 项目 | 说明 |
|---|---|
| 信息来源 | 各候选方案厂商的公开产品资料 |
| 是否经过本文档独立验证 | 未经独立验证(除已标注完成实测的方案外) |
| 与 §3 实测数据的关系 | 不属同一类数据,不可直接比较 |
| 资料截止日期 | 见各行的资料来源标注;本表内容以标注日期为准 |
使用建议:用尺子,而不是用名单。
本表的价值不在于列出有哪些方案,而在于第二章的方法可以套用到任何一个候选方案上。建议的做法是:拿到任何一个候选方案,直接使用 表 2-3(候选方案分层自查表) 逐层提问,得到属于你自己项目的结论。
4.5 本版未覆盖的内容
如实列出本版尚未覆盖的范围,以便读者判断本文档结论的适用条件。
| # | 未覆盖内容 | 原因 | 计划 |
|---|---|---|---|
| 1 | 批次一致性数据 | 本版数据集来自单一批次的器件 | 计划在 V1.1 中补充多批次离散度数据 |
| 2 | 长期可靠性数据 | 需要长周期试验,尚无完整数据 | 计划在后续版本中补充 |
| 3 | 温度特性曲线 | 本版数据均在 TA=25°C 下取得 | 工作环境温度(Tc)规格为 −55℃ ~ 125℃,但本版未提供全温区实测曲线 |
| 4 | 其他候选方案的独立实测 | 本文档仅对已标注的方案完成实测 | 无计划(不构成对第三方器件的测评) |
| 5 | 特定应用系统的链路预算结论 | 取决于客户具体系统设计 | 不属于本文档范围,建议结合技术支持工程师支持完成 |
上述为本文档数据覆盖范围的说明,不涉及器件的批次控制、可靠性设计与产线筛选本身。 以上缺口不影响本版核心结论(100% Pin-to-Pin 兼容判定、器件层面的系统性差异评估)的有效性,但在涉及批次一致性与全温区表现的选型决策中,应结合上述未覆盖内容一并考虑,或向发布单位补充索取。
第五章 迁移路径与落地工具
本章提供三套可直接使用的工具:替换验证流程、替换核对清单(6 组 42 项)、投板前检查表(20 条),以及三类高频问题的排查路径。
5.1 替换验证流程(五步)
表 5-1 完整替换验证流程
| 步骤 | 动作 | 关键动作与判据 | 依据层级 |
|---|---|---|---|
| 第 0 步 | 需求信息确认 | 确认应用场景、频段与带宽、双工方式、工作温度范围、现有痛点——决定后续测试项的针对性与优先级 | — |
| 第 1 步 | 硬件贴装与上电 | 封装一致性核对 → 上电前检查(三路电源、C4 接地、TX 端口馈电)→ 按电源时序上电并观察静态电流 | 第一层 |
| 第 2 步 | 软件层确认 | 沿用原驱动与 API 运行;确认器件 ID 可正确读回、DATA_CLK 有稳定输出 | 第二层 |
| 第 3 步 | 接收链路验证 | 噪声系数(最大接收增益条件下)、最大接收增益(单音频偏 3M)、通道隔离度(RX1A↔RX2A)、端口反射 | 第三层 |
| 第 4 步 | 发射链路验证 | EVM(LTE20M,QPSK)、最大输出功率(单音)、本底噪声、通道隔离度、载波泄漏(标注档位)、镜像抑制、输出三阶交调 | 第三层 |
| 第 5 步 | 频综与同步验证 | 积分相位噪声(三个 LO 频点)、频率步进、PLL 锁定状态(含发射使能瞬间)、校准收敛性(常温/高温 × 低频/高频) | 第三层 |
第 0 步的确认清单
| 需要确认的信息 | 为什么影响验证方案 |
|---|---|
| 应用场景 | 决定哪些指标是硬约束(图传看链路预算、TDD 看载波泄露) |
| 频段与带宽 | 决定测试频点与信道配置 |
| 双工方式 | TDD 与 FDD 的关注指标不同,FDD 对通道隔离更敏感 |
| 工作温度范围 | 决定是否需要覆盖高温测试项(校准收敛性尤其相关) |
| 现有痛点 | 决定验证的优先级排序 |
验证记录表模板(表 5-2)
| 验证项 | 测试条件 | 判据 | 结果 | 备注 |
|---|---|---|---|---|
| 三路电源 | VDDx / VDD_INTERFACE / VDD_GPO | 1.3V / 2.5V / 3.3V | | 上电前测 |
| C4 接地 | — | 必须接地 | | 必查 |
| TX 端口馈电 | 上拉至 1.3V | 电感直流 ≤75mA | | — |
| 静态电流 | 上电稳态 | 落在预期区间且稳定 | | 异常先断电 |
| 器件 ID 读回 | SPI | 可正确读回 | | 首次通链判断 |
| DATA_CLK 输出 | 配置后 | 有稳定时钟输出 | | — |
| 数据端口等长 | P0/P1/DATA_CLK/FB_CLK/RX_FRAME/TX_FRAME | 严格等长 | | 布局阶段确认 |
| 接收噪声系数 | 最大 RX 增益 | 对照器件规格 | | @800M/@2400M |
| 最大接收增益 | 单音频偏 3M | 对照器件规格 | | 三频点 |
| 接收通道隔离度 | RX1A↔RX2A | 对照器件规格 | | — |
| 发射 EVM | LTE20M,QPSK | 对照器件规格 | | — |
| 最大输出功率 | 单音 | 对照器件规格 | | 三频点 |
| 载波泄漏 | 0dB Att 档 | 与 AD9361 一致 | | 避免用 40dB 档判定 |
| 镜像抑制 | 基带 9M offset | 对照器件规格 | | — |
| 本振相位噪声 | LO = 800M / 2600M / 5500M | 对照器件规格 | | 三频点 |
| PLL 锁定状态 | 上电 / 发射使能瞬间 | 稳定锁定 | | 抓上电波形 |
| 校准收敛性 | 常温/高温 × 低频/高频 | 收敛 | | 异常则多次校准 |
5.2 替换核对清单(6 组 42 项)
使用方式:核对结论栏填写 □通过 / □异常 / □不适用。凡勾选「异常」的条目,请记录实测值或现象后再进入下一组,不要跳项。
建议核对时机:投板前核对 A / C / D 组,上电前核对 B / E 组,电装前核对 F 组。
A 组 · 封装与引脚(投板前核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| A1 | 封装型式与尺寸 | 10mm×10mm、144 引脚 PBGA;对照手册外形尺寸表确认 | □通过 □异常 □不适用 |
| A2 | 引脚定义逐脚比对 | 与 AD9361 引脚定义一致 | □通过 □异常 □不适用 |
| A3 | 焊盘图形与钢网开孔 | 按 PBGA 0.8mm 引脚间距设计,焊盘尺寸与阻焊开窗匹配 | □通过 □异常 □不适用 |
| A4 | 引脚 1 标识方向 | 按引出端排列(底视图)确认朝向,不得反贴 | □通过 □异常 □不适用 |
| A5 | 器件高度与净空 | 器件最大高度 1.72mm,周边器件与外壳需留出净空 | □通过 □异常 □不适用 |
| A6 | NC 引脚处理 | NC 引脚悬空即可,不得误连网络 | □通过 □异常 □不适用 |
| A7 | 未使用射频端口处理 | 接收差分输入未使用时接地;发射差分输出未使用时上拉至 1.3V | □通过 □异常 □不适用 |
| A8 | 关键引脚确认 | C4(TEST/ENABLE)必须接地 | □通过 □异常 □不适用 |
B 组 · 电源与上电(上电前核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| B1 | 内核电源 VDDx | 1.3V | □通过 □异常 □不适用 |
| B2 | 接口电源 VDD_INTERFACE | 按所选接口电平配置(CMOS/LVDS 模式对应值不同) | □通过 □异常 □不适用 |
| B3 | IO 电源 VDD_GPO | 3.3V;未使用 VDD_GPO 时该电源必须设置为 1.3V | □通过 □异常 □不适用 |
| B4 | LDO 选型 | 推荐低噪声线性稳压器(LDO)供电;芯片内部集成两个 RF PLL 作为本振,电源噪声会直接影响相位噪声与频谱杂散 | □通过 □异常 □不适用 |
| B5 | 去耦电容布局 | 在尽可能靠近芯片电源引脚处放置去耦电容,三路电源均需良好退耦 | □通过 □异常 □不适用 |
| B6 | 电源纹波与冲击实测 | 电源电压冲击较大时甚至会引起芯片内部锁相环失锁,需实测上电与负载跳变时的电压波动 | □通过 □异常 □不适用 |
| B7 | 供电电流能力 | 发射通道按最大输出功率工况核算电流余量,避免 LDO 跌落 | □通过 □异常 □不适用 |
C 组 · 时钟与数据接口(投板前 + 上电后核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| C1 | 参考时钟频率 | 频综晶体支持 20MHz ~ 320MHz,按应用选定 | □通过 □异常 □不适用 |
| C2 | 时钟信号电平 | 外部振荡器信号电平 0.8V ~ 1.3Vp-p | □通过 □异常 □不适用 |
| C3 | 数据端口传输路径等长 | P0、P1 数据端口、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径必须严格等长 | □通过 □异常 □不适用 |
| C4 | 接口模式确认 | CMOS / LVDS 模式按设计选定,与 FPGA 侧配置一致 | □通过 □异常 □不适用 |
| C5 | 数据时钟周期 | 61.44MHz 时 DATA_CLK 周期 tcp ≥ 16.276ns | □通过 □异常 □不适用 |
| C6 | 时钟脉冲宽度 | DATA_CLK 与 FB_CLK 脉冲宽度为 tCP 的 45% ~ 55% | □通过 □异常 □不适用 |
| C7 | 建立/保持时间 | TX 数据建立 tSTX ≥ 1ns、保持 tHTX ≥ 2ns(相对 FB_CLK) | □通过 □异常 □不适用 |
D 组 · 射频通道(投板前核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| D1 | 射频走线不使用过孔 | 射频走线应实现良好阻抗匹配与信号质量,不得使用过孔 | □通过 □异常 □不适用 |
| D2 | 巴伦位置 | 射频巴伦尽量贴近芯片端,保证射频传输线单端部分路径最短 | □通过 □异常 □不适用 |
| D3 | 单端路径长度 | 单端部分路径过长会直接影响发射功率和接收增益,需在布局阶段控制 | □通过 □异常 □不适用 |
| D4 | 发射端口外部馈电电感 | 采用外部馈电电感上拉至 1.3V;电感上最大直流 75mA;选寄生电阻较低的电感以保证最小电压降,获得最优发射功率与 OIP3 | □通过 □异常 □不适用 |
| D5 | 收发分区布局 | TX 和 RX 应分开布局以保证收发隔离度,严禁交叉布局 | □通过 □异常 □不适用 |
| D6 | 参考地平面 | 信号线参考地必须连续、不得出现断点;参考地平面须延伸至 PCB 边缘 | □通过 □异常 □不适用 |
| D7 | 调试引脚预留 | 若仅使用接收或发射功能,在 FPGA 引脚充足时建议 P0、P1 及 CLK_OUT(J6)全部引出 | □通过 □异常 □不适用 |
E 组 · 软件与配置(上电前核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| E1 | 驱动沿用 | 无需修改驱动,替换后可直接沿用原 AD9361 方案 | □通过 □异常 □不适用 |
| E2 | 软件适配 | 替换无需软件适配;可直接沿用 AD9361 的驱动与 API | □通过 □异常 □不适用 |
| E3 | 初始化流程 | 沿用现有初始化流程与驱动代码,无需差异修改 | □通过 □异常 □不适用 |
| E4 | 发射通道校准 | 片内采用数字校准算法提升载波泄漏抑制与镜像抑制;高温条件下进行高频(如 5GHz)首次初始化时,建议采用多次校准确认收敛 | □通过 □异常 □不适用 |
| E5 | 增益/衰减档位选择 | TDD 系统避免长期工作在 40dB 衰减档位,优先使用 0dB Att 档 | □通过 □异常 □不适用 |
F 组 · 来料与电装(电装前核对)
| # | 核对内容 | 判据/要求 | 结论 |
|---|---|---|---|
| F1 | 真空包装状态 | 保持原真空包装;如已打开,器件须保存于相对湿度不高于 10% 的干燥箱中 | □通过 □异常 □不适用 |
| F2 | 电装前烘烤 | 按 GB/T 4937.201 要求进行烘烤 | □通过 □异常 □不适用 |
| F3 | 车间温湿度 | 温度 23℃±5℃,相对湿度 30% ~ 70% | □通过 □异常 □不适用 |
| F4 | 静电防护系统 | 电装场地应具备良好的静电防护系统,器件在防静电工作台上操作 | □通过 □异常 □不适用 |
| F5 | 操作规范 | 不得直接用手触摸器件引线,应佩戴防静电指套和腕带 | □通过 □异常 □不适用 |
| F6 | 存放容器 | 器件应存放在防静电材料制成的容器中 | □通过 □异常 □不适用 |
| F7 | 环境禁忌 | 生产、测试、使用及流转区域内避免使用能引起静电的塑料、橡胶或丝织物 | □通过 □异常 □不适用 |
| F8 | 贮存与超期复验 | 贮存期与超期复验按 QJ 2227A-2005 执行 | □通过 □异常 □不适用 |
核对结论(对应第二章分层结构)
表 5-3 分层结论栏
| 层次 | 结论内容 | 判定 |
|---|---|---|
| 第一层 · 封装与引脚兼容(兼容性判定) | 硬件不改板 | □成立 □不成立 |
| 第二层 · 软件与驱动兼容(兼容性判定) | 软件不改码 | □成立 □不成立 |
| 第三层 · 板级与匹配条件达标(性能层) | 指标能复现 | □成立 □不成立 |
5.3 投板前检查表(20 条)
建议直接打印,逐条打勾后再送厂。 投板前核对一遍的成本,远低于投板后改一版。
| # | 类别 | 核对项 | 标准 | 确认 |
|---|---|---|---|---|
| 1 | 射频 | 射频走线 | 阻抗匹配、信号质量良好,不得使用过孔 | □ |
| 2 | 射频 | 射频巴伦位置 | 尽量贴近芯片端,单端部分路径最短 | □ |
| 3 | 射频 | 发射端口馈电 | 外部馈电电感上拉至 1.3V,电感上最大直流 75mA | □ |
| 4 | 射频 | 馈电电感选型 | 选寄生电阻低的电感,保证最小电压降 | □ |
| 5 | 射频 | 未使用发射端口 | 上拉至 1.3V 电源 | □ |
| 6 | 布局 | TX / RX 分区 | 分开布局保证隔离度,严禁交叉布局 | □ |
| 7 | 布局 | 参考地平面 | 连续无断点,延伸至 PCB 边缘 | □ |
| 8 | 布局 | C4 管脚 | 必须接地 | □ |
| 9 | 布局 | 调试引脚预留 | P0、P1、CLK_OUT(J6)建议全部引出 | □ |
| 10 | 数字 | 数据端口等长 | P0、P1、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 严格等长 | □ |
| 11 | 数字 | 时序余量 | 按手册时序要求核算,CMOS 与 LVDS 分别确认 | □ |
| 12 | 数字 | 接口模式设计 | 按 CMOS / LVDS 分别做端接与阻抗设计 | □ |
| 13 | 电源 | 主供电方案 | 采用低噪声 LDO,避免电源冲击导致 PLL 失锁 | □ |
| 14 | 电源 | VDDx 退耦 | 1.3V,去耦电容尽可能靠近电源引脚 | □ |
| 15 | 电源 | VDD_INTERFACE 退耦 | 2.5V,同样就近放置 | □ |
| 16 | 电源 | VDD_GPO 退耦 | 3.3V,同样就近放置 | □ |
| 17 | 校准 | 发射通道初始化 | 避免高温下高频(如 5GHz)首次初始化校准 | □ |
| 18 | 校准 | 校准失败处理 | 多次校准;必要时联系技术支持工程师协助 | □ |
| 19 | 来料 | 真空包装与贮存 | 打开后存于相对湿度 ≤10% 干燥箱;超期复验按 QJ 2227A-2005 | □ |
| 20 | 电装 | 烘烤与静电防护 | 按 GB/T 4937.201 烘烤;场地 23℃±5℃、湿度 30%~70%;防静电指套/腕带 | □ |
5.4 板级调试的三类常见现象与排查顺序
第三层核对中出现异常时,先怀疑板级与电源,再怀疑器件。以下三类现象占了实际调试的绝大多数。
现象一:链路能通但随机误码
现象:链路能通,但误码率不稳定,重启偶尔能好。因为现象不稳定,特别容易被误判成芯片问题或软件问题。
根因:收发数据端口为 CMOS/LVDS 模式,对时序匹配要求严格。P0、P1 数据端口与 DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径必须严格等长,否则收发数据无法正确采样。
处理:这不是调试阶段能补救的问题,必须在布局阶段把等长要求写进约束文件。如果已在调试阶段,用示波器同时抓 DATA_CLK 与数据线,看建立/保持余量是否被吃掉。
现象二:相位噪声或杂散比预期差,严重时 PLL 失锁
现象:相位噪声与频谱杂散不如预期;严重时 PLL 失锁。
根因:芯片内部集成两个 RF PLL 作为本振,电源噪声会直接体现在相位噪声与杂散上;电源冲击较大时会触发锁相环失锁。
排查顺序:
- 供电方案——是否使用低噪声 LDO;
- 去耦电容位置——三路电源的去耦电容是否尽可能靠近芯片电源引脚(放在电源模块旁边等于没放);
- 上电时序——是否存在上电瞬间的电压过冲或跌落?用示波器抓上电波形确认;
- 负载突变——发射使能瞬间是否引起电源跌落?观察电流跳变与 PLL 状态的时间关联。
现象三:高温高频初始化时发射指标偏离预期
现象:常温低频工作正常,高温条件下进行高频(如 5GHz)首次初始化配置时,发射指标可能偏离预期。
性质:这属于初始化配置流程的操作事项,不涉及器件的性能指标判定。芯片内部采用数字校准算法提升载波泄漏抑制与镜像抑制性能,该类算法的校准结果与工作环境、板级设计、外围电路相关。
处理:
- 多次校准(最简单直接,多数情况有效);
- 反复不收敛时,联系技术支持工程师协助处理校准配置。
预防:把「校准收敛性」写进产线测试项,测试矩阵至少覆盖「常温 × 低频」「常温 × 高频」「高温 × 高频」三个组合——高温高频那一格是最需要纳入测试、也最容易被漏掉的。
现象速查索引
| 现象 | 优先排查方向 |
|---|---|
| 接收增益不足,比预期低 2~3dB 以上 | 巴伦位置与单端走线长度 → 射频走线是否使用过孔 → 馈电与匹配网络 → 增益配置 |
| 接收端口反射偏大 | 巴伦选型与射频端口匹配网络(而非更换器件) |
| 载波泄漏偏大 9~10dB | 先确认测试档位 → 换到 0dB Att 档复测 → 启用片内载波泄漏校准并多次校准 |
| 发射 EVM 不达标或随机波动 | 馈电电感选型(寄生电阻)→ 数据端口等长 → 发射通道校准收敛性 |
| 上电无响应 | C4 管脚是否接地 → 三路电源电压 → 静态电流是否异常 |
第六章 场景选型矩阵
6.1 选型第一步:回答五个问题
射频收发器的参数表动辄几十项,但真正决定选型的往往只有 5 个问题。按顺序回答完,候选范围基本就收敛了。
表 6-1 选型五问
| # | 问题 | 决定的关键参数 | 为什么关键 |
|---|---|---|---|
| 1 | 工作频段与通道带宽是多少? | 接收/发射中心频率范围、可调谐通道带宽 | 频段决定能否覆盖;带宽决定能否承载数据率 |
| 2 | TDD 还是 FDD?需要几发几收? | 双工方式、收发通道数、通道隔离度 | FDD 对通道隔离要求高;多通道决定是否需要多器件同步 |
| 3 | 接收灵敏度要求多少? | 噪声系数 NF、最大接收增益、AGC 能力、RSSI | 决定链路预算,进而决定通信距离 |
| 4 | 发射功率与调制精度要求多少? | 最大输出功率、EVM、OIP3、本底噪声、载波泄漏与镜像抑制 | 决定能否满足频谱模板与解调门限 |
| 5 | 体积、重量、功耗与封装的边界在哪? | 集成度、封装尺寸、内核电压、外围器件数量 | 决定方案能否塞进产品里,机载/便携场景优先级很高 |
这 5 个问题之外的一切——增益步进精度、配置灵活性、测试模式丰富度——都属于"有了更好",可在候选收敛之后再比较。
6.2 参数与工程后果的对应关系
选型沟通中最常见的低效是"报参数"。更有效的方式是把参数翻译成它的工程后果。
表 6-2 参数 → 工程后果 → 场景约束
| 参数 | 影响的工程后果 | 对哪些场景是硬约束 |
|---|---|---|
| 噪声系数 NF | 直接决定链路预算;NF 每改善 1dB,等效链路预算增加 1dB | 图传、卫星通信、远距离测控、仪器仪表 |
| 最大接收增益 | 与 NF 共同决定灵敏度;增益余量决定能否补偿前端损耗 | 同上 |
| 可调谐通道带宽 | 决定可承载的瞬时数据率与多信道灵活性 | 图传(10–20MHz 以上)、雷达、仪表 |
| 双工方式(TDD/FDD) | FDD 需要良好的通道隔离,否则收发互相干扰 | 卫星通信、FDD 制式基站 |
| 本振步长/频率分辨率 | 步长越细,频率规划自由度越高,跳频规避干扰能力越强 | 跳频电台、多机共存图传、抗干扰链路 |
| EVM / 调制精度 | 决定高阶调制能否工作;EVM 余量不足会直接掉速率 | 5G、卫星宽带、高阶 QAM 链路 |
| OIP3 / IIP3 | 决定强干扰共存下的互调抑制余量 | 多制式共站、城市低空、密集频谱环境 |
| 载波泄漏 / 镜像抑制 | 影响 TDD 收发同频时的邻道底噪与宽带接收的镜像干扰 | TDD 系统、宽带接收、低中频架构 |
| 通道隔离度 | 决定多通道同时工作时能否互不干扰 | 相控阵、MIMO、多链路共存图传 |
| 多器件同步能力 | 决定多通道相位一致性,是相控阵与雷达的核心 | 数字相控阵、雷达、MIMO |
| 封装尺寸 / 内核电压 | 决定体积、重量、电源树复杂度与散热设计 | 无人机、便携设备、相控阵单元 |
| 工作环境温度 | 决定能否用于工业、军工、机载等场景 | 工业控制、机载、军工 |

6.3 四类典型场景
6.3.1 无人机图传:链路预算与 SWaP 的双重挤压
场景约束:低空经济场景下的高清图传与数据链,同时被带宽、距离、重量、功耗与电磁环境四个方向挤压。
| 需求 | 对应参数要求 |
|---|---|
| 1080P 及以上视频回传,叠加遥测与遥控链路 | 信道带宽需 10–20MHz 甚至更宽;最好支持多通道分别承载图传/数传/遥控 |
| 发射功率受体积、功耗、电磁兼容限制 → 距离靠接收端 | 接收链路 NF 与最大接收增益几乎直接决定链路预算 |
| 飞行器姿态变化、遮挡、多径导致信号快速起伏 | 手动增益 + 自动 AGC 快速切换;每通道独立 RSSI 用于链路质量判断与天线选择 |
| 每增加 1g 重量、1W 功耗都换算成续航损失 | 高集成度单芯片方案;内核电压低、外围器件少;小封装 |
| 城市低空电磁环境恶劣,多机共存 | 快速跳频规避被占用频点(取决于 LO 步长);足够的前端线性度抵抗强信号阻塞 |
对应能力:可调谐通道带宽 200kHz–56MHz(覆盖 10/20MHz 图传信道);2T2R 双通道;噪声系数 2.5dB@800MHz、3dB@2400MHz;接收输入 6 路差分/12 路单端;手动 + 自动 AGC 与每通道独立 RSSI;10mm×10mm 封装;小数 N 分频 PLL、最大 LO 步长 2.4Hz(便于跳频规避与多机正交频率分配);支持 TDD/FDD。
边界提醒:该场景属于强干扰共存环境,接收输入三阶交调存在 1.5~2.2dB 差距(见 §3.6 第 2 项),建议前端滤波与接收链路增益分配共同考虑。
6.3.2 数字相控阵 / 雷达:多通道相位一致性是核心
场景约束:多通道幅相控制与多器件同步能力,是相控阵与雷达系统的核心诉求。
| 需求 | 对应参数要求 |
|---|---|
| 每个阵元需要独立的收发通道 | 收发通道数(2T2R 可支持较小规模阵元);通道间隔离度高 |
| 波束合成依赖通道间相位一致性 | 多器件同步能力;本振链路一致性 |
| 阵元数量大 → 单通道成本与体积敏感 | 高集成度;小封装;低功耗 |
| 相位噪声直接影响雷达探测性能与旁瓣 | 积分相位噪声(°rms)指标 |
| 宽带雷达需要大瞬时带宽 | 可调谐通道带宽 |
关注点:相控阵的核心指标是相位噪声与多器件同步。QX9361 集成了小数 N 分频 PLL(含全片上 VCO 与可编程环路滤波器),支持多器件同步,最大 LO 步长 2.4Hz。在阵列设计中,本振供电质量尤其关键——本振应采用低噪声 LDO 供电并充分去耦,因为电源噪声会直接体现在相位噪声与杂散上。
边界提醒:若阵列工作频段在 5.5GHz 以上,需关注高频段积分相位噪声的 0.02°rms 差距(见 §3.6 第 1 项)。
6.3.3 卫星通信与导航:跨波段的宽带收发
场景约束:覆盖 L/S/C 波段的宽带收发,满足卫星通信、卫星导航与测控链路需求。
| 需求 | 对应参数要求 |
|---|---|
| 跨 L/S/C 波段工作 | 宽频段覆盖 |
| 卫星链路余量紧张 | 低噪声系数 + 高最大接收增益 |
| 卫星通信常为 FDD 或收发异频 | 良好的通道隔离(FDD 所需) |
| 高阶调制提升频谱效率 | EVM 余量;相位噪声低 |
| 地面站与终端体积差异大 | 单芯片方案可同时服务两类形态 |
对应能力:接收中心频率 70MHz–6000MHz;噪声系数 2.5dB@800MHz、3dB@2400MHz;具有频分双工(FDD)所需要的良好通道隔离;发射 EVM ≤ −40dB(800MHz),为外部功率放大器的选择留出设计裕量。
边界提醒:IEEE X 波段(8–12GHz)不在本器件覆盖范围内(见 §4.1)。若需求涉及 X 波段,本器件不适用。
6.3.4 测控通信 / 数据链:频率切换速度与相位噪声
场景约束:测控通信、数据链、通信电台与快速跳频系统对频率切换速度与相位噪声的要求。
| 需求 | 对应参数要求 |
|---|---|
| 快速跳频规避干扰与截获 | 本振步长细、PLL 锁定速度快、SPI 控制响应快 |
| 多频点工作、频率规划灵活 | 频率分辨率(最大 LO 步长) |
| 相位噪声影响解调门限 | 积分相位噪声 |
| 长期可靠工作 | 工作环境温度范围、电源稳定性要求 |
对应能力:小数 N 分频 PLL;最大 LO 步长 2.4Hz;全片上 VCO 与可编程环路滤波器;四线 SPI + 4 路实时 I/O 控制引脚;工作环境温度(Tc)−55℃ ~ 125℃。
6.3.5 其他场景速查
| 场景 | 优先关注的参数 |
|---|---|
| 仪器仪表 | 宽带收发能力、频率分辨率、EVM、噪底、可编程性 |
| 工业控制 / 专网 | 工作温度范围、长期稳定性、通道隔离、抗干扰能力 |
6.4 选型决策路径
6.5 规格速查
表 6-3 规格速查(按选型关注点组织)
| 分类 | 参数 | 规格 |
|---|---|---|
| 架构与频段 | 收发架构 | 2T2R |
| | 集成转换器 | 12 位 DAC / ADC |
| | 工作频段 | 70MHz – 6.0GHz |
| | 发射器中心频率 | 46.875MHz – 6000MHz |
| | 可调谐通道带宽 | 200kHz – 56MHz |
| | 双工方式 | TDD / FDD |
| | 频率合成器 | 小数 N 分频 PLL(VCO 与环路滤波器全片上、可编程) |
| | 最大 LO 步长 | 2.4Hz |
| | 频综晶体 | 20MHz – 320MHz |
| 接收链路 | 接收通道 | 6 路差分 / 12 路单端输入 |
| | 噪声系数 | 2.5dB @800MHz|3dB @2400MHz |
| | 噪声系数规格区间 | @800M 2–7dB|@2600M 2.5–8dB|@5500M 3.5–10dB |
| | 最大接收增益(规格区间) | @800M 68–75dB|@2600M 65–72dB|@5500M 58–65dB |
| | 增益控制 | 手动 + 自动 AGC |
| | 信号强度指示 | 每通道独立 RSSI |
| | 通道隔离度 | RX1A↔RX2A 62–85dB |
| 发射链路 | 发射器数量/输出 | 双发射器 · 4 路差分 |
| | 最大输出功率(单音) | @800M 7–8.7dBm|@2600M 4–6.5dBm|@5500M 1.5–4dBm |
| | 误差矢量幅度 EVM | ≤ −40dB @800MHz |
| | 本底噪声 | ≤ −157dBm/Hz |
| | 功率控制范围/步进 | 90dB / 0.25dB |
| | TX 监控器 | 动态范围 ≥66dB,精度 1dB |
| 接口与电源 | 控制接口 | 四线 SPI + 4 路实时 I/O 控制引脚 |
| | 数字接口 | CMOS / LVDS |
| | 电源 | VDDx 1.3V|VDD_INTERFACE 2.5V|VDD_GPO 3.3V |
| | 封装 | 10mm × 10mm · 144 引脚 PBGA |
| | 工作环境温度 | Tc:−55℃ ~ 125℃ |
第七章 常见问题(FAQ)
Q1:这份文档的核心结论是什么?
两条结论。(1)QX9361 与 ADI AD9361 为 100% Pin-to-Pin 兼容:封装尺寸、引脚数量与引脚定义逐项一致,已在 AD9361 上使用的板卡可直接替换,不改 PCB、不改匹配网络;驱动与 API 可直接沿用——兼容性判定只有两层,达到即成立,不依赖测试条件、板级设计或工作档位。(2) 本文档提出并展开「Pin-to-Pin 兼容性判定与板级性能核对」方法:兼容性判定(封装与引脚、软件与驱动)与性能复现核对(板级与匹配)互不构成前提,并以一份完整公开的实测数据集(57 条频点级判定)作为一次完整应用。
Q2:实测对比的总体结果如何?
在 TA=25°C、VDDx=1.3V、VDD_INTERFACE=2.5V、VDD_GPO=3.3V 的同等条件下,于 800MHz、2600MHz、5500MHz 三个频点共形成 57 条频点级对比判定记录:QX9361 优于 5 条、两者一致 40 条、略差 12 条。全部数据包括略差部分均逐条公开。
Q3:测试用的是同一块板子吗?
是。测试平台为外采评估板,保持外围器件一致,只将原版芯片替换为 QX9361,板级变量被消除,因此差异可归因到器件本身。
Q4:为什么统计是 57 条而不是 55 项?
对照表以「55 个编号指标项」编号(序号 1–55),其中积分相位噪声一项含 LO = 800M/2600M/5500M 三个频点行,因此逐行判定共 57 条。统计一律以对照表「对比说明」列逐行判定为准,不做人工归并。
Q5:替换需要改板吗?
不需要。QX9361 采用 10mm×10mm、144 引脚 PBGA 封装,引脚定义与 AD9361 一致,可直接贴装替换,无需改板与转接。
Q6:需要修改驱动或软件吗?
不需要。软件侧无需改动,可直接沿用 AD9361 的驱动与 API。工作环境温度(Tc)为 −55℃ ~ 125℃。
Q7:既然不用改板不用改码,是否焊上去就能用?
先给结论:可以焊上去直接替换——QX9361 与 AD9361 是 100% Pin-to-Pin 兼容,不用改板、不用改码,该结论达到即成立。
"能跑起来"和"指标能达到设计要求"是两件事。前两层(兼容性判定)解决的是前者;第三层(板级设计、电源质量、工作档位、校准收敛性)属性能层,决定的是"换上去指标能不能达到你的设计要求",不改变前两层的兼容性结论。建议定型前在自有板级条件下完成一次性能验证。
Q8:哪些指标略差?影响大吗?
12 条,集中在 5.5GHz 高频段与接收线性度:5500MHz 积分相位噪声、三个频点的发射本振泄露 @40dB Att、三个频点的接收输入三阶交调、高频段反射与发射输出线性度等。多数项在良好板级设计与合适工作档位下影响可控。具体分级见 §4.2。
Q9:发射本振泄露实测差距 9~10dB,会很严重吗?
这一项的前提是工作在 40dB 衰减档位。换到 0dB Att 档,两者实测一致。 属于工作档位选择问题,不是器件能力问题。TDD 收发同频系统在时序设计时留意即可。
Q10:覆盖哪些频段?能用于哪些场景?
工作频段 70MHz–6.0GHz,覆盖 L 波段(1–2GHz)与 S 波段(2–4GHz)全段、C 波段(4–6GHz)部分;IEEE X 波段(8–12GHz)不在覆盖范围内。面向数字相控阵、卫星通信、卫星导航、测控通信、数据链、通信电台、快速跳频等软件定义无线电场景,在无人机图传、仪器仪表、工业控制等场景也有客户验证与技术支持积累。
Q11:2T2R 够用吗?
2T2R(双发双收)适合双通道收发、双链路并行、小规模阵元等场景。如需更多通道,芯片支持多器件同步,可通过多颗器件组合扩展。具体阵列规模建议结合相位一致性与本振分配方案与技术支持工程师确认。
Q12:噪声系数 2.5dB 是什么水平?
属于该类宽带可编程收发器的主流水平。由于 NF 每改善 1dB 等效链路预算增加 1dB,在发射功率受限的场景(机载图传、便携终端)中这一指标的边际价值很高。
Q13:哪些板级设计要点最容易被忽略?
三条最容易出问题:① 射频走线不得使用过孔,巴伦尽量贴近芯片端;② P0、P1、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 必须严格等长;③ TX 与 RX 严禁交叉布局,参考地平面必须连续并延伸至 PCB 边缘。
Q14:为什么必须用低噪声 LDO?普通 DCDC 加滤波不行吗?
芯片内部集成两个 RF PLL 作为本振,电源噪声会直接体现在相位噪声与频谱杂散上;电源电压冲击较大时甚至会引起 PLL 失锁。这不是单纯的指标问题,还涉及工作稳定性,因此建议按低噪声 LDO 方案设计并在电源引脚就近退耦。
Q15:高温条件做高频初始化,校准需要注意什么?
建议采用多次校准的办法确认收敛;若反复不收敛,联系技术支持工程师协助处理校准配置。另外建议把校准收敛性纳入产线测试项,测试矩阵覆盖「常温 × 低频」「常温 × 高频」「高温 × 高频」三个组合。
Q16:为什么截图读数与对照表数值略有差异?
测试截图使用 LTE 调制信号,而对照表中发射 EVM 条目标注条件为 LTE20M,QPSK,两者调制方式与测试配置不完全相同,读数存在小幅差异属正常现象。两组数据均为真实测试结果,分别标注、不做相互替代。
Q17:其他国产替代方案的表现如何?
本文档不对第三方器件作评价、推荐或排序。§4.4 仅列出本框架已完成实证的样本;其他候选方案可按 §2.7 的开放提交机制纳入后续版本。建议使用第二章的 Pin-to-Pin 兼容性判定与板级性能核对方法,对任何一个候选方案独立完成验证。
Q18:为什么只有 QX9361 一个样本?会不会不全面?
本文档的定位是方法文件,不是品类横评——它的价值在于给出一把可以套用到任何候选方案上的尺子,而 QX9361 是编写时点首个完成全流程数据公开的样本。样本准入条件与开放提交方式见 §2.7。 建议直接使用 表 2-3(候选方案分层自查表) 对你手上的任一候选方案逐层提问,得到属于自己项目的结论。
Q19:完整测试报告怎么获取?可以自己复测吗?
可通过附录 E 列出的官方渠道索取完整测试报告与参数对照表。支持客户自行对比复测——可使用客户自有仪器与自有板级条件完成验证。
第八章 附录
附录 A 指标对照结果摘要
完整的 55 个编号指标项、57 条频点级判定明细,见《QX9361 对比 AD9361 测试参数对照表》。
表 A-1 判定结果汇总
| 判定 | 条数 | 占比 |
|---|---|---|
| QX9361 优于 | 5 条 | 8.8% |
| 两者一致 | 40 条 | 70.2% |
| QX9361 略差 | 12 条 | 21.1% |
| 合计 | 57 条 | 100% |
表 A-2 关键指标对照(优于项)
| 指标 | 测试条件 | QX9361 | AD9361 | 差值 |
|---|---|---|---|---|
| 最大接收增益 @800MHz | 接收,单音频偏 3M | 74.2 dB | 73.4 dB | +0.8 dB |
| 最大接收增益 @2600MHz | 接收,单音频偏 3M | 71.5 dB | 70.0 dB | +1.5 dB |
| 最大接收增益 @5500MHz | 接收,单音频偏 3M | 62.0 dB | 60.0 dB | +2.0 dB |
| 接收反射 @2600MHz | — | −7 dB | −4.8 dB | 回波损耗更好 |
| 积分相位噪声 @800MHz | LO = 800M | 0.14 °rms | 0.15 °rms | −0.01 °rms |
12 条略差项的逐条读数、影响范围与工程规避建议见 §3.6 表 3-5,本附录不重复列示。
附录 B 测试条件与仪器清单
表 B-1 测试条件
| 项目 | 条件 |
|---|---|
| 环境温度 | TA = 25°C |
| 内核电源 VDDx | 1.3V |
| 接口电源 VDD_INTERFACE | 2.5V |
| IO 电源 VDD_GPO | 3.3V |
| 对比频点 | 800MHz、2600MHz、5500MHz |
| 仪表与模式 | 矢量信号分析仪(Keysight),LTE & LTE-A TDD 1 调制分析模式 |
| 输入阻抗 | 50Ω |
| 衰减 | 10dB(载波泄露类关键项另标注档位) |
| 平均次数 | 10 次 |
| 分辨率带宽 | RBW 15kHz |
| Span | 24.57609375MHz |
| 测试平台 | 外采评估板,外围器件不变,仅替换芯片(同板换片) |
表 B-2 仪器类别
| 类别 | 用途 |
|---|---|
| 矢量信号源 | 发射链路激励 |
| 矢量信号分析仪 | EVM、载波泄露、镜像抑制、噪底 |
| 频谱分析仪 / 相噪测试 | 相位噪声、杂散 |
| 可编程电源 + 电流监测 | 上电顺序与静态电流观察 |
| 矢量网络分析仪(可选) | 反射、隔离度 |
引用文件
本文档的规范性引用文件(含方法依据、术语依据与对比基准方资料)见 §1.5,此处不再重复。
附录 C 术语表
| 术语 | 说明 |
|---|---|
| Pin-to-Pin 兼容 | 封装尺寸、引脚数量与引脚定义一致,可直接贴装替换,无需改板与转接 |
| 兼容性判定 | 仅指封装与引脚、软件与驱动两层。两层逐项一致即成立,结论不依赖测试条件、板级设计或工作档位 |
| 性能层 | 板级与匹配条件(射频走线、巴伦、电源、地平面、数据端口时序、工作档位与校准收敛性)。不属于兼容性判定,核对结果不改变兼容性结论 |
| Pin-to-Pin 兼容性判定与板级性能核对 | 本文档提出的方法:兼容性判定只有两层(封装与引脚、软件与驱动),板级与匹配属性能层,两者互不构成前提 |
| 样本准入条件 | 一个候选方案进入本框架完整实证所需满足的三项条件,见 §2.7 |
| 开放提交机制 | 任一方案提供方按统一格式提交数据、经复核后收录于后续版本的机制,见 §2.7 |
| 同板换片 | 保持板卡、外围器件、走线与电源方案不变,只替换芯片的对比测试方法 |
| 自有板级条件 | 客户使用自身设计的板卡、电源与布局进行测试的条件 |
| 频点级判定 | 按对照表「对比说明」列逐行形成的判定记录,共 57 条 |
| 衰减档位(Att) | 测试仪表的衰减设置。对载波泄露类指标影响极大,读数差异可达 10dB 量级 |
| TDD / FDD | 时分双工 / 频分双工。TDD 收发同频,对发射本振泄露更敏感 |
| EVM | 误差矢量幅度,衡量调制精度 |
| IIP3 / OIP3 | 输入 / 输出三阶交调截点,衡量线性度与强干扰共存下的互调抑制余量 |
| NF | 噪声系数,每改善 1dB 等效链路预算增加 1dB |
| AGC | 自动增益控制 |
| RSSI | 接收信号强度指示 |
| LDO | 低压差线性稳压器。本振供电推荐使用低噪声型号 |
| QEC | 正交误差校正,用于改善镜像抑制 |
| SWaP | Size, Weight and Power,体积、重量与功耗 |
| PBGA | 塑料球栅阵列封装 |
| LO | 本振 |
| Tc | 工作环境温度 |
附录 D 版本记录与修订说明
文档编号:QX-TR-2026-001 | 当前版本:V1.0 | 文档状态:现行有效
| 版本 | 日期 | 主要变更 | 编制 | 复核 |
|---|---|---|---|---|
| V1.0 | 2026-09 | 首次发布。提出 Pin-to-Pin 兼容性判定与板级性能核对方法(兼容性判定仅两层,达到即成立);给出样本准入条件与开放提交机制;公开 57 条频点级实测判定(含 12 条略差项及规避方法);给出适用边界与不适用场景清单;提供 42 项替换核对清单与 20 条投板前检查表 | 资深射频工程师团队 | 资深射频工程师团队(交叉复核) |
后续版本计划
| 版本 | 计划补充内容 |
|---|---|
| V1.1 | 批次一致性数据(多批次离散度);按开放提交机制补充其他候选方案的收录 |
| 后续版本 | 全温区实测特性曲线;长期可靠性数据 |
获得更新版本:通过发布单位官网获取最新版本。
附录 E 引用格式、发布单位与资料获取
本文档的规范引用格式
引用建议
- 引用本文档的具体数据时,请同时引用文档编号、版本号与测试条件(TA=25°C、VDDx=1.3V、VDD_INTERFACE=2.5V、VDD_GPO=3.3V),以确保可追溯性。
- 引用单项判定时,建议标注定位(章节 / 表号 / 行号),例如:QX-TR-2026-001 V1.0 §3.6 表 3-5 第 7 行。
- 若后续版本修订了所引数据,以最新版本为准。本文档不覆盖既有版本,历史版本可按需索取。
发布单位
北京荃秀创芯科技有限公司由多名资深工程师共同创立,团队均具备 10 年以上从业经验,聚焦信号链领域,专注于技术服务、技术开发及产品销售,掌握高可靠性多通道、高速采样及量化、高性能通道校准等核心技术。QX9361 是宽带可编程射频收发器,由荃秀创芯提供销售与技术支持服务;完整电特性、频段、封装与接口规格见 §6.5 规格速查。
资料获取与技术支持
本文档所载数据的原始记录、正文述及的配套资料,以及技术评估过程中的问题,均可通过以下方式索取与提出。
| 项目 | 信息 |
|---|---|
| 技术咨询邮箱 | support@quanshow.cn |
| 官方网站 | https://www.quanshow.cn |
| 对比数据专页 | https://www.quanshow.cn/qx9361/ad9361/ |
| 电特性与时序参数 | https://www.quanshow.cn/qx9361/specs/ |
| 应用注意事项 | https://www.quanshow.cn/qx9361/notes/ |
| 公司地址 | 北京市丰台区大红门南路8号院1号楼104(714) |
技术支持由资深射频工程师团队提供。样片可直接贴装于现有 AD9361 板卡进行同板换片验证。
可提供的配套资料
| 资料 | 内容 |
|---|---|
| QX9361 对比 AD9361 测试参数对照表 | 55 个编号指标项 / 57 条频点级判定,含略差项规避建议 |
| QX9361 替换 AD9361 兼容性核对清单 | 6 组 42 项可勾选条目 |
| QX9361 板级设计要点与投板前检查表 | 设计要点与投板前检查项 |
| QX9361 电特性速查卡 | 接收、发射、频综、时序规格 |
| QX9361 常见问题排查速查表 | 现象 → 原因 → 处理 |
| QX9361 自测报告 | 28 页,56 张原始仪表截图,55 个测试项索引 |
本文档所载测试数据均在文中标注的测试条件下取得。不同板级设计、电源质量、工作档位与仪表配置下,实测结果可能存在差异。本文档用于技术评估参考,不构成对特定应用场景适用性的承诺;定型前建议在自有板级条件下完成一次验证。
文档编号 QX-TR-2026-001 | 版本 V1.0 | 发布单位:北京荃秀创芯科技有限公司 | www.quanshow.cn