射频走线与巴伦布局
为保证射频性能，射频走线应实现良好的阻抗匹配及信号质量，射频走线不得使用过孔。应使射频巴伦尽量贴近芯片端，保证射频传输线的单端部分路径最短，否则会影响发射功率和接收增益。
Application Notes
荃秀创芯 QX9361 替换说明与板级设计要点
兼容性结论
荃秀创芯 QX9361 采用 10mm×10mm、144 引脚 PBGA 封装，引脚定义与 ADI AD9361 一致。已在 AD9361 上使用的板卡无需任何改动即可直接替换：不改 PCB、不改匹配网络、可直接沿用 AD9361 的驱动与 API。
替换前必须知道的三件事
- 无需改板：引脚定义与封装与 ADI AD9361 一致，原有 AD9361 板卡直接贴装即可，不需要重新仿真匹配网络或重投 PCB。
- 驱动无需改动：可直接沿用 AD9361 的驱动与 API，软件侧无需改动，原方案的寄存器配置可原样沿用；工作环境温度（Tc）为 −55℃ ~ 125℃。
- 板级要点针对新板设计：下文的硬件设计要点为官方手册的板级设计规范，适用于新开发板或板级性能优化；对已有 AD9361 板卡做替换，无需逐条核对。
本页板级设计要点与防护要求整理自 QX9361 产品使用手册，对 AD9361 与 QX9361 同样适用。
6.1
驱动与接口：可直接沿用 AD9361 的驱动与 API
QX9361 可直接沿用 AD9361 的驱动与 API，软件侧无需改动——替代成本只剩硬件贴装。
| 项目 | 处理方式 | 说明 |
|---|---|---|
| 引脚与封装 | 与 ADI AD9361 一致 | 10mm×10mm、144 引脚 PBGA，已有板卡直接贴装 |
| PCB 与匹配网络 | 无需改动 | 已有 AD9361 板卡不需要重新仿真或重投 |
| 驱动 / API | 可直接沿用 ADI AD9361 的驱动与 API | 即换即用 |
| 软件侧 | 无需改动 | 原方案的寄存器配置可原样沿用 |
| 工作环境温度 | −55℃ ~ 125℃ | 覆盖工业级与更宽温度场景 |
| 可选验证 | 如需在特定负载条件下确认指标，可申请陪测 | 非替换的前置条件 |
兼容性带来的实质变化
- 软件侧无需改动：可直接沿用 AD9361 的驱动与 API，替换工作量集中在硬件贴装。
- 温度规格清晰：工作环境温度 Tc 为 −55℃ ~ 125℃，无需再按温度区间区分配置策略。
- 软件侧无额外工作量：驱动与 API 原样沿用，无需重新开发或适配。
新板设计时的可选验证
替换本身是引脚级直接兼容，不存在前置验证要求。新开发板或需要在特定负载条件下确认指标时，可在定型前用样片确认以下环节：
- 电源质量（电源噪声会影响本振相位噪声与杂散）
- 射频走线与巴伦布局、TX/RX 分区与隔离度
- 数据端口与时钟、帧信号的等长与时序余量
发射通道的载波泄漏抑制与镜像抑制采用片内数字校准算法，实际性能与板级设计、外围电路及电源质量相关；遇到异常时我们的工程师会结合具体板级条件给出排查路径。
6.2
新板设计的硬件要点（9 条）
以下 9 条为官方手册的板级设计规范，对 AD9361 与 QX9361 同样适用，适用于新开发板设计或板级性能优化；在已有 AD9361 板卡上替换 QX9361，无需逐条核对。射频性能最终由板级设计决定，新板建议在投板前逐条核对。
数据端口严格等长
芯片收发数据端口为 CMOS/LVDS 模式，对时序匹配有严格要求。设计时应保证 P0、P1 数据端口、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径严格等长，确保收发数据正确采样。
发射端口外部馈电
射频发射端口应采用外部馈电电感上拉至 1.3V 电源，其中电感上的最大直流为 75mA，应选择寄生电阻较低的电感以保证最小电压降，以获得更佳的发射功率和 OIP3 特性。
未使用发射端口上拉
射频发射端口未使用时，应上拉至 1.3V 电源（手册版本记录中亦特别订正了「TX 不用时接 1.3V」这一条）。
本振供电与去耦
芯片内部集成两个 RF PLL 作为本振，应采用低噪声 LDO 供电并充分去耦。电源噪声会直接影响相位噪声、频谱杂散等关键指标。
C4 管脚必须接地
C4 管脚必须接地，以保证电路正常工作。手册引脚表中 C4 标注为 TEST/ENABLE——测试输入，正常工作时接地。
TX / RX 分开布局
TX 和 RX 应分开布局，以保证收发隔离度，严禁交叉布局。这对 FDD 系统的通道隔离尤为关键。
参考地平面连续
信号线参考地必须连续，不得出现断点，参考地平面须延伸至 PCB 边缘，以保证 SMA 接口的信号完整性。
调试引脚预留
如果仅使用接收或发射功能，在 FPGA 引脚充足的情况下，新板设计建议 P0、P1 及 CLK_OUT 引脚（J6）全部引出，方便问题排查。已有 AD9361 板卡的调试引脚为原有设计，替换时无需改动。
（新板）投板前核对清单
- 射频走线无过孔、巴伦贴近芯片
- 数据端口与帧/时钟信号等长
- TX 端口经电感上拉至 1.3V（≤75mA）
- C4 接地
- 本振 LDO 低噪声 + 就近去耦
- TX/RX 分区布局
- 参考地平面连续并延伸至板边
6.3
对电源的要求
以下要求为官方手册的电源设计规范，对 AD9361 与 QX9361 同样适用。已有 AD9361 板卡按原设计供电即可；本节适用于新板设计或需要优化电源噪声的场合。
使用低噪声 LDO 供电
电源电压的冲击干扰会对器件的工作状态产生影响，当电压冲击较大时，甚至会引起芯片内部的锁相环失锁。在实际应用时，推荐使用低噪声线性稳压器（LDO）对产品供电，以满足电源电压的使用要求。
三路电源与退耦
芯片的电源包括内核电源（VDDx）、接口电路电源（VDD_INTERFACE）和 GPO 电源（VDD_GPO），应具有良好的退耦：需在尽可能靠近芯片电源引脚处放置去耦电容，最大限度地滤除电源线上的干扰。
- VDDx1.3V
- VDD_INTERFACE2.5V
- VDD_GPO3.3V
6.4
产品防护：电装、包装、运输与贮存
该器件对潮湿和静电敏感。以下要求直接关系到器件在产线上的良率，建议纳入来料与电装 SOP。
6.4.1 电装及防护措施
- 电装前应保持原真空包装。如真空包装被打开，请将器件保存于相对湿度不高于 10% 的干燥箱中。
- 电装前应按照 GB/T 4937.201《半导体器件机械和气候试验方法 第 20-1 部分：对潮湿和焊接热综合影响敏感的表面安装器件的操作、包装、标志和运输》中的要求进行烘烤。
- 电装工作场地内温度应保持在 23℃±5℃，相对湿度应保持在 30%~70%。
- 电装工作场地应具有良好的静电防护系统。
- 器件应在防静电的工作台上操作。
- 不能直接用手触摸器件引线，应佩戴防静电指套和腕带。
- 器件应存放在防静电材料制成的容器中。
- 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或丝织物。
- 试验设备和器具应接地。
- 如果系统应用于温度变化及振动要求较高场合，应对电路采取加固措施，以提高其抗机械振动及热应力的能力。
6.4.2 包装要求
用户包装应能保证器件在运输和操作过程中免受湿气侵扰和静电、机械损伤，而且包装材料和结构不能对器件有害。主要要求：
- 包装由无腐蚀的材料制成；
- 包装应具有足够的强度，能够经得起搬运过程中的震动和冲击；
- 包装应用抗静电材料涂敷过或浸渍过，具备足够的抗静电能力；
- 能够牢固地把所装器件支撑在一定的位置；能保持器件引线不发生变形；能安全容易地移动、检查和替换器件；
- 一般不使用聚氯乙烯、氯丁橡胶、乙烯树脂和聚硫化物等材料，也不允许使用有硫、盐、酸、碱等腐蚀成分的材料，宜使用具有低放气指数、低尘粒脱落的材料制造；
- 应用防潮袋进行抽真空包装，在包装中放置干燥剂、湿敏条与湿敏等级标识，防止因吸湿导致器件失效。
6.4.3 运输、贮存及开箱检查
运输
- 尽量使用指定的防静电包装盒，确保电路不与外物发生碰撞；
- 不能和带有酸性、碱性和其它腐蚀性物体堆放在一起；
- 电路应在干燥条件或防潮包装中进行转运。
贮存
- 器件应密封于防潮袋中，贮存在环境温度 25℃±5℃、相对湿度 30%~70%，周围无酸碱或腐蚀性气体且通风良好的库房；
- 如无上述密封条件，应存放于干燥箱中（相对湿度不高于 10%），常规开关门操作 1 小时内应能恢复规定湿度等级；
- 贮存期和超期复验要求按照 QJ 2227A-2005《航天元器件有效贮存期和超期复验要求》执行。
开箱检查
- 注意观察外壳上的产品标识，确定标识清晰、无污迹、无擦痕；
- 检查产品外壳及引脚，确定外壳无损坏、无伤痕；
- 引脚应整齐、无缺失、无变形。
相关标准外部参考：国家标准全文公开系统（可查询 GB/T 4937 系列标准）。
FAQ
替换与调试常见问题
QX9361 在什么温度范围内可以直接使用 AD9361 的驱动和 API？
可直接沿用 AD9361 的驱动与 API，软件侧无需改动。工作环境温度（Tc）为 −55℃ ~ 125℃。新板设计或需在特定负载条件下确认指标时，建议在定型前用样片验证一次；已有 AD9361 板卡直接替换即可。
可以直接套用 AD9361 的寄存器配置吗？
可以。替换 AD9361 时可直接沿用 AD9361 的驱动与 API，软件侧无需改动，直接沿用原方案的寄存器配置与 API 即可，不存在需要做软件侧适配修改的场景。如遇特殊配置需求，可联系荃秀创芯技术支持确认。
已有 AD9361 板卡换成 QX9361，需要做板级验证吗？
不需要。QX9361 采用 10mm×10mm、144 引脚 PBGA 封装，引脚定义与 ADI AD9361 一致，已在 AD9361 上使用的板卡可直接贴装替换，无需改动 PCB 或外围匹配网络。如希望在特定负载条件下确认指标，我们可以提供陪测支持。
新板设计需要在投板前核对哪些硬件要点？
官方手册给出 9 条板级设计规范，对 AD9361 与 QX9361 同样适用，详见本页「新板设计的硬件要点（9 条）」：射频走线不得使用过孔、巴伦贴近芯片端；P0／P1 数据端口与 DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 严格等长；射频发射端口经外部馈电电感上拉至 1.3V；未使用发射端口上拉至 1.3V；本振采用低噪声 LDO 并就近去耦；C4 管脚接地；TX／RX 分开布局；参考地平面连续并延伸至板边；新板建议引出 P0、P1 与 CLK_OUT 调试引脚。
射频走线和布局最关键的要求是什么？
三条最容易被忽略：① 射频走线不得使用过孔，巴伦尽量贴近芯片端；② P0、P1、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 必须严格等长；③ TX 与 RX 严禁交叉布局，参考地平面必须连续并延伸至 PCB 边缘。
为什么强调用 LDO 供电？
因为电源电压的冲击干扰会影响器件工作状态，冲击较大时甚至会引起芯片内部锁相环失锁。芯片内部集成两个 RF PLL 作为本振，电源噪声会直接体现在相位噪声与频谱杂散上。推荐使用低噪声 LDO，并在尽可能靠近电源引脚处放置去耦电容。
来料和电装要注意什么？
器件对潮湿和静电敏感：真空包装打开后应存于相对湿度不高于 10% 的干燥箱；电装前按 GB/T 4937.201 烘烤；场地温度 23℃±5℃、湿度 30%~70% 并有完整静电防护；操作佩戴防静电指套与腕带。贮存期与超期复验按 QJ 2227A-2005 执行。
替换后驱动需要重新开发吗？
不需要。可直接沿用 AD9361 的驱动与 API，软件侧无需改动。新板设计或需在特定负载条件下确认指标时，建议在定型前用样片验证一次；已有 AD9361 板卡直接替换即可。
开发过程中遇到指标异常怎么办？
请联系荃秀创芯技术支持。常见原因包括：电源噪声过大导致本振指标恶化、射频走线使用过孔或巴伦距离过远、数据端口未做严格等长导致采样错误、TX/RX 未做分区布局导致隔离度不足。我们的工程师会结合具体板级条件给出排查路径。
QX9361 对射频走线和 PCB 布局有哪些要求？
主要要求包括：射频走线应实现良好的阻抗匹配及信号质量，射频走线不得使用过孔；射频巴伦应尽量贴近芯片端，保证射频传输线单端部分路径最短；P0、P1 数据端口与 DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径应严格等长；TX 和 RX 应分开布局以保证收发隔离度，严禁交叉布局；信号线参考地必须连续，参考地平面须延伸至 PCB 边缘。
QX9361 的电源设计要求是什么？
推荐使用低噪声线性稳压器（LDO）为芯片供电，因为电源电压的冲击干扰会影响器件工作状态，冲击较大时甚至会引起芯片内部锁相环失锁。芯片电源包括内核电源 VDDx、接口电路电源 VDD_INTERFACE 和 GPO 电源 VDD_GPO，应具有良好的退耦，需在尽可能靠近芯片电源引脚处放置去耦电容。
QX9361 在电装和贮存时需要注意什么？
该器件对潮湿和静电敏感。电装前应保持原真空包装，如包装已打开应保存于相对湿度不高于 10% 的干燥箱中；电装前应按 GB/T 4937.201 要求进行烘烤；工作场地温度保持 23℃±5℃、相对湿度 30%~70%，并具备良好静电防护系统；操作时佩戴防静电指套和腕带。贮存期和超期复验要求按照 QJ 2227A-2005 执行。