射频走线与巴伦布局
为保证射频性能，射频走线应实现良好的阻抗匹配及信号质量，射频走线不得使用过孔。应使射频巴伦尽量贴近芯片端，保证射频传输线的单端部分路径最短，否则会影响发射功率和接收增益。
Application Notes
QX9361 应用注意事项
替换前必须知道的三件事
- 温度决定驱动策略：工作环境温度 −40℃~85℃ 时，可直接使用国外 AD9361 的 API 控制 QX9361；−55℃~125℃ 时，建议将寄存器
0x250及0x290改为0x30（AD9361 该值为0x70）。 - 寄存器配置不要照搬：直接配置寄存器时必须联系原厂获取资料并在原厂支持下做差异修改与验证，擅自套用 AD9361 寄存器配置或第三方脚本导致器件异常的，原厂不承担责任。
- 高频高温校准需留意：高温下进行高频（如 5GHz）初始化配置，小概率出现发射通道校准不收敛，可通过多次校准或联系原厂调整校准寄存器解决。
本页内容整理自 QX9361 产品使用手册 V1.2 第六章「应用注意事项」。国产替代的风险大多不在「能不能换」，而在这些细节里——原厂把话说在前面。
6.1
产品配置差异
这是 QX9361 与 AD9361 之间唯一需要软件层面注意的差异，请按工作温度区间分别处理。
| 工作环境温度 | 驱动 / API | 寄存器调整 | 说明 |
|---|---|---|---|
| −40℃ ~ 85℃ | 可直接使用国外 AD9361 的 API 控制 QX9361 | 无需调整 | 即换即用 |
| −55℃ ~ 125℃ | 建议在原厂支持下进行配置 | 寄存器 0x250 及 0x290 改为 0x30（AD9361 该值为 0x70） |
需调整后验证 |
寄存器级配置的风险声明（原文要点）
如需直接配置寄存器，请务必联系我单位获取相关资料，在我单位技术人员特别支持下对照 API 进行寄存器差异修改，并进行充分的试验验证，以保证产品正常工作。
擅自采用进口器件 AD9361 寄存器配置、第三方配置脚本或非正式受控版本的寄存器配置，导致器件工作异常或损坏，造成直接或间接损失的，我单位不承担责任。
这不是免责话术，而是真实工程风险：两颗芯片在寄存器层面存在差异，照搬配置可能让器件进入未定义状态。
发射通道校准性能的边界（原文要点）
芯片内部采用数字校准算法提升发射通道的载波泄漏抑制和镜像抑制性能。发射通道校准性能与芯片工作环境、板级设计、外围电路相关，在某些条件下会出现发射载波泄漏和镜像信号较大的问题。
例如：在高温下进行高频（如 5GHz）初始化配置，小概率出现校准不收敛导致发射指标恶化。
应对方式：可采取多次校准的办法；或联系原厂技术人员，修改校准相关寄存器以获得稳定性能。
6.2
硬件设计注意事项（9 条）
射频性能最终由板级设计决定。以下 9 条来自官方手册，建议在投板前逐条核对。
数据端口严格等长
芯片收发数据端口为 CMOS/LVDS 模式，对时序匹配有严格要求。设计时应保证 P0、P1 数据端口、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 的传输路径严格等长，确保收发数据正确采样。
发射端口外部馈电
射频发射端口应采用外部馈电电感上拉至 1.3V 电源，其中电感上的最大直流为 75mA，应选择寄生电阻较低的电感以保证最小电压降，获得最优的发射功率和 OIP3 特性。
未使用发射端口上拉
射频发射端口未使用时，应上拉至 1.3V 电源（手册版本记录中亦特别订正了「TX 不用时接 1.3V」这一条）。
本振供电与去耦
芯片内部集成两个 RF PLL 作为本振，应采用低噪声 LDO 供电并充分去耦。电源噪声会直接影响相位噪声、频谱杂散等关键指标。
C4 管脚必须接地
C4 管脚必须接地，以保证电路正常工作。手册引脚表中 C4 标注为 TEST/ENABLE——测试输入，正常工作时接地。
TX / RX 分开布局
TX 和 RX 应分开布局，以保证收发隔离度，严禁交叉布局。这对 FDD 系统的通道隔离尤为关键。
参考地平面连续
信号线参考地必须连续，不得出现断点，参考地平面须延伸至 PCB 边缘，以保证 SMA 接口的信号完整性。
调试引脚预留
如果仅使用接收或发射功能，在 FPGA 引脚充足的情况下，建议 P0、P1 及 CLK_OUT 引脚（J6）全部引出，方便问题排查。
投板前核对清单
- 射频走线无过孔、巴伦贴近芯片
- 数据端口与帧/时钟信号等长
- TX 端口经电感上拉至 1.3V（≤75mA）
- C4 接地
- 本振 LDO 低噪声 + 就近去耦
- TX/RX 分区布局
- 参考地平面连续并延伸至板边
6.3
对电源的要求
使用低噪声 LDO 供电
电源电压的冲击干扰会对器件的工作状态产生影响，当电压冲击较大时，甚至会引起芯片内部的锁相环失锁。在实际应用时，推荐使用低噪声线性稳压器（LDO）对产品供电，以满足电源电压的使用要求。
三路电源与退耦
芯片的电源包括内核电源（VDDx）、接口电路电源（VDD_INTERFACE）和 GPO 电源（VDD_GPO），应具有良好的退耦：需在尽可能靠近芯片电源引脚处放置去耦电容，最大限度地滤除电源线上的干扰。
- VDDx1.3V
- VDD_INTERFACE2.5V
- VDD_GPO3.3V
6.4
产品防护：电装、包装、运输与贮存
该器件对潮湿和静电敏感。以下要求直接关系到器件在产线上的良率，建议纳入来料与电装 SOP。
6.4.1 电装及防护措施
- 电装前应保持原真空包装。如真空包装被打开，请将器件保存于相对湿度不高于 10% 的干燥箱中。
- 电装前应按照 GB/T 4937.201《半导体器件机械和气候试验方法 第 20-1 部分：对潮湿和焊接热综合影响敏感的表面安装器件的操作、包装、标志和运输》中的要求进行烘烤。
- 电装工作场地内温度应保持在 23℃±5℃，相对湿度应保持在 30%~70%。
- 电装工作场地应具有良好的静电防护系统。
- 器件应在防静电的工作台上操作。
- 不能直接用手触摸器件引线，应佩戴防静电指套和腕带。
- 器件应存放在防静电材料制成的容器中。
- 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或丝织物。
- 试验设备和器具应接地。
- 如果系统应用于温度变化及振动要求较高场合，应对电路采取加固措施，以提高其抗机械振动及热应力的能力。
6.4.2 包装要求
用户包装应能保证器件在运输和操作过程中免受湿气侵扰和静电、机械损伤，而且包装材料和结构不能对器件有害。主要要求：
- 包装由无腐蚀的材料制成；
- 包装应具有足够的强度，能够经得起搬运过程中的震动和冲击；
- 包装应用抗静电材料涂敷过或浸渍过，具备足够的抗静电能力；
- 能够牢固地把所装器件支撑在一定的位置；能保持器件引线不发生变形；能安全容易地移动、检查和替换器件；
- 一般不使用聚氯乙烯、氯丁橡胶、乙烯树脂和聚硫化物等材料，也不允许使用有硫、盐、酸、碱等腐蚀成分的材料，宜使用具有低放气指数、低尘粒脱落的材料制造；
- 应用防潮袋进行抽真空包装，在包装中放置干燥剂、湿敏条与湿敏等级标识，防止因吸湿导致器件失效。
6.4.3 运输、贮存及开箱检查
运输
- 尽量使用指定的防静电包装盒，确保电路不与外物发生碰撞；
- 不能和带有酸性、碱性和其它腐蚀性物体堆放在一起；
- 电路应在干燥条件或防潮包装中进行转运。
贮存
- 器件应密封于防潮袋中，贮存在环境温度 25℃±5℃、相对湿度 30%~70%，周围无酸碱或腐蚀性气体且通风良好的库房；
- 如无上述密封条件，应存放于干燥箱中（相对湿度不高于 10%），常规开关门操作 1 小时内应能恢复规定湿度等级；
- 贮存期和超期复验要求按照 QJ 2227A-2005《航天元器件有效贮存期和超期复验要求》执行。
开箱检查
- 注意观察外壳上的产品标识，确定标识清晰、无污迹、无擦痕；
- 检查产品外壳及引脚，确定外壳无损坏、无伤痕；
- 引脚应整齐、无缺失、无变形。
相关标准外部参考：国家标准全文公开系统（可查询 GB/T 4937 系列标准）。
FAQ
替换与调试常见问题
QX9361 在什么温度范围内可以直接用 AD9361 的驱动？
工作环境温度 −40℃ ~ 85℃ 时，可以直接使用国外 AD9361 的 API 控制 QX9361；−55℃ ~ 125℃ 时，建议将寄存器 0x250 及 0x290 改为 0x30（AD9361 该值为 0x70），以获得更佳性能。
可以直接套用 AD9361 的寄存器配置吗？
不建议。官方要求：如需直接配置寄存器，请务必联系原厂获取资料，并在原厂技术人员特别支持下对照 API 进行寄存器差异修改、进行充分试验验证。擅自采用 AD9361 寄存器配置、第三方配置脚本或非正式受控版本，导致器件工作异常或损坏的，原厂不承担责任。
发射通道校准不收敛怎么办？
芯片内部采用数字校准算法提升载波泄漏抑制和镜像抑制性能，校准性能与工作环境、板级设计、外围电路相关。例如高温下进行高频（如 5GHz）初始化配置时，小概率出现校准不收敛导致发射指标恶化。可采取多次校准的办法，或联系原厂技术人员修改校准相关寄存器以获得稳定性能。
射频走线和布局最关键的要求是什么？
三条最容易被忽略：① 射频走线不得使用过孔，巴伦尽量贴近芯片端；② P0、P1、DATA_CLK、FB_CLK、RX_FRAME、TX_FRAME 必须严格等长；③ TX 与 RX 严禁交叉布局，参考地平面必须连续并延伸至 PCB 边缘。
为什么强调用 LDO 供电？
因为电源电压的冲击干扰会影响器件工作状态，冲击较大时甚至会引起芯片内部锁相环失锁。芯片内部集成两个 RF PLL 作为本振，电源噪声会直接体现在相位噪声与频谱杂散上。推荐使用低噪声 LDO，并在尽可能靠近电源引脚处放置去耦电容。
来料和电装要注意什么？
器件对潮湿和静电敏感：真空包装打开后应存于相对湿度不高于 10% 的干燥箱；电装前按 GB/T 4937.201 烘烤；场地温度 23℃±5℃、湿度 30%~70% 并有完整静电防护；操作佩戴防静电指套与腕带。贮存期与超期复验按 QJ 2227A-2005 执行。